Правильная ссылка на эту страницу
http://az-design.ru/Support/Archiv/Elc1982/D19820728Elc021.shtml

Перспективы применения «разумных» запоминающих устройств в многочисленных малых машинах

Родерик Берисфорд (Roderic Beresford)
Редакция Electronics

Roderic Beresford. Smart memories seek honors in proliferating small systems, pp. 89—98.

Рассмотрены вопросы использования однокристальных запоминающих устройств с разнообразными дополнительными функциональными возможностями в малых компьютерах. Отмечается, что для упрощения применения динамические ЗУПВ и электрически стираемые ППЗУ разрабатываются как устройства, подобные статическим, в то время как полузаказные и ассоциативные устройства памяти ориентируются по преимуществу на новые специализированные приложения.

Появятся и исчезнут, по-видимому, еще многие поколения стандартных компонентов, прежде чем стандартными станут однокристальные системы. А тем временем стремление создавать вес более компактные системы заставляет разработчиков ежедневно задавать себе вопрос, какие функции целесообразнее всего комбинировать в интегральных устройствах, причем независимо от того, приходится ли им принимать это решение неявно, при выборе изделий фирм — изготовителей полупроводниковых приборов, или явно, путем создания собственных специализированных конструкций приборов.

Наиболее стандартными из стандартных компонентов являются приборы памяти, а самое естественное предположение заключается в том, 410 они будут просто становиться все более плотно упакованными и быстродействующими по мере расширенного внедрения технологии изготовления сверхбольших интегральных схем. Безусловно, рынок предъявляет в этом направлении значительные требования. Для любого прибора, обладающего новыми чертами и тем самым отклоняющегося от проторенного пути, существует риск сужения области применения и уменьшения объемов сбыта, а большие объемы сбыта необходимы для рентабельности производства.

Тем не менее некогда резкие различия между приборами памяти и логическими приборами продолжают стираться, поскольку в настоящее время при относительно небольших накладных затратах на кристаллах запоминающих устройств можно размещать большие объемы дополнительных схем. Уже в течение некоторого времени считается естественной реализация схем дешифрации адресов и мультиплексирования на кристаллах памяти. А сейчас в стандартные приборы начинают также включаться дополнительные логические функции, которые упрощают их применение или улучшают их характеристики в расчете на наиболее распространенные приложения. Эта тенденция наблюдается сейчас как в традиционных серийных компьютерах, так и в новых по архитектуре приборах памяти, появление которых стимулируется расширенными возможностями создания специализированных сверхбольших интегральных схем (СБИС).

Однако, по-видимому, наиболее мощным стимулом для изменения подхода к созданию приборов памяти является меняющаяся природа конечного рынка. Большинство приборов памяти в настоящее время применяется в малых машинах, а не в крупных компьютерах или мини-компьютерах. Очевидно, что пришло время по-новому взглянуть на запоминающие устройства с расширенными функциональными возможностями.

Термин «разумная память» применяется сейчас по меньшей мере в трех различных случаях: он обозначает более удобную, но в остальном традиционную память; микрокомпьютер с большим объемом памяти разного вида, и память, которая кроме непосредственного хранения данных может выполнять и некоторые другие операции, такие, как сортировка или ассоциативный поиск.

«Некоторые так называемые разумные запоминающие устройства фактически не являются интеллектуальными, они просто более удобны в применении, — говорит Боб Пребстинг, старший инженер-разработчик из фирмы Mostek Corp. (Карролтон, шт.Техас). — Обладает ли кристалл более широкими возможностями, чем совершенное запоминающее устройство произвольной выборки, или он хотя бы приближается к этому идеалу?» Хотя легкость применения представляет, по-видимому, наиболее низкий уровень «интеллектуальности» для запоминающих устройств, сейчас пользователи придают все большее значение средствам, определяющим эту легкость, так что в ближайшем будущем некоторые из таких средств должны стать стандартными. В числе основных примеров подобных средств можно назвать схемы авторегенерации для динамических ЗУПВ и электрически стираемых программируемых запоминающих устройств (ЭСППЗУ), которые благодаря этому можно использовать как статические ЗУПВ. Сами статические ЗУПВ, служащие эталоном легкости применения, к которому стремятся разработчики приборов памяти других типов, сейчас адаптируются для конкретных приложений — это вопрос как удобства, так и повышения быстродействия.

Вторая категория, микрокомпьютеры с большим объемом памяти, не являются собственно приборами памяти, но тем не менее составляют значительную долю общего числа продаваемых запоминающих элементов. «Люди покупают [однокристальные микрокомпьютеры] примерно для тех же целей, что и ЗУ; однако, вместо того чтобы использовать их просто как память, они собираются с их помощью реализовать также и некоторые "разумные" функции», — говорит Уолден «Уолли» К. Райнс, руководитель перспективных разработок и помощник вице-президента объединения полупроводниковых приборов в фирме Texas Instruments Inc. в Далласе.

С расширением каталогов стандартных логических блоков в области полузаказных полупроводниковых приборов потребитель разумных запоминающих устройств этого типа сможет перейти от этих стандартных компонентов к заказному микрокомпьютеру или, как вариант, заказать несколько тысяч бит памяти вместе с заранее определенными логическими блоками в полузаказной конструкции.

Наконец, как разработчиков, так и потребителей продолжают привлекать запоминающие устройства, которые обладают различными дополнительными функциями, кроме обычных функций памяти. В одной из таких областей, области кэш-памяти, уже появились некоторые новые изделия и, по-видимому, в дальнейшем их число будет увеличиваться. Кэш-память обеспечивает более быстрый доступ к данным, которые наиболее интенсивно используются в текущий момент, поскольку эти данные хранятся в быстродействующих буферах, а не только в более медленной основной памяти большой емкости. Пока что кэш-память находила применение главным образом в крупных машинах, а разработчики перспективных однокристальных приборов кэш-памяти сталкиваются с проблемой создания интегральной конструкции, которая удовлетворяла бы требованиям гораздо более специфичных малых машин.

Кроме того, если будут реализованы предполагаемые потенциальные возможности распределенных микросистем, то может быть открыт путь для дальнейших попыток создания приборов виртуальной памяти для микропроцессоров. На этом пути следует ожидать также создания устройств памяти с адресацией по содержимому (некоторые специалисты называют их совершенными «интеллектуальными» устройствами памяти), которые в принципе могут стать основой процессоров базы данных, совершенно от-личающихся по структуре от современных компьютеров.

Динамические ЗУПВ с расширенными функциями

На пути внедрения динамических ЗУПВ, которые обладают расширенными (даже пусть лишь немного расширенными) функциями, стоит знакомая преграда, — то, что изготовители приборов памяти исключительно строго относятся к требованиям стандартизации функций и разводки выводов, а это зачастую означает также требование сохранения неизменности архитектуры. Острая конкуренция на рынке приборов памяти, который по своей природе близок к рынку товаров массового потребления, не позволяет вводить новинки ради них самих. Только большой спрос и явные требования со стороны потребителей могут обусловить отход от традиционной архитектуры приборов памяти, предусматривающей одноразрядную организацию и мультиплексированные адресные входы при конструктивном оформлении в 16-контактном корпусе.

Тем не менее существуют два взаимосвязанных фактора, обусловливающих потребность в динамических ЗУПВ, которые обладали бы расширенными возможностями, пусть даже незначительно расширенными. При переходе на очередной уровень насыщенности, на приборы емкостью 256К одноразрядных слов, перед разработками малых компьютеров возникнет серьезная проблема, поскольку расширение памяти с байтовой организацией можно будет производить модулями, содержащими минимум восемь приборов. Даже сегодняшние модули приращения емкостью 64К являются нерациональными для многих конструкций. Если, однако, пользователь получит прибор памяти с увеличенной длиной слова, то это будет только половиной необходимого решения. В системе, где применяется меньшее количество динамических ЗУПВ, чем ранее, становится более заметной доля стоимости схем регенерации, что может свести на нет все экономические преимущества, которыми обладают динамические ЗУПВ по сравнению со статическими приборами. Серьезность этой проблемы усугубляется тем, что, согласно почти единодушному мнению специалистов по прогнозированию, не пройдет и трех лет, как разработчик малых компьютеров станет очень важным заказчиком.

Недавние оценки показывают, что за 1982г. объем поставок приборов динамической памяти в стоимостном выражении разделяется приблизительно на равные доли между традиционными объектами — потребителями — крупными компьютерами и мини-компьютерами — и малыми машинами, построенными на базе микропроцессоров. К 1985г. этот баланс может измениться в пользу малых машин, на долю которых придется до 75% поставляемых приборов. Некоторые из этих прогнозов представлены на рис.1. Таким образом, динамические ЗУПВ с расширенными функциональными возможностями могут оказаться весьма кстати для развивающегося рынка.

Прогнозы по объемам сбыта приборов динамической памяти показывают, что в 1983г. совокупная емкость памяти, измеряемая количеством битов, удвоится (а),
Рис.1. Прогнозы по объемам сбыта приборов динамической памяти показывают, что в 1983г. совокупная емкость памяти, измеряемая количеством битов, удвоится (а), причем практически весь прирост будет связан с микропроцессорными приложениями. Увеличение объема сбыта в стоимостном выражении будет менее быстрым (б), однако тенденция остается той же самой.

«Среди разработчиков малых машин наблюдается явное желание найти альтернативу динамическому ЗУПВ высокой насыщенности, прибор, который является более модульным и удобным в применении. В прошлом это означало выбор 8-разрядного статического ЗУПВ», — говорит Барбара Нельсон, руководитель группы стратегического маркетинга в отделении приборов памяти фирмы Intel Corp. (Алоха, шт.Орегон). Кроме простоты сопряжения с процессором, популярность статического ЗУПВ объясняется еще одной причиной: в этом случае разработчик может «вручную» шаг за шагом просматривать программу при отладке. В случае динамического ЗУПВ, содержимое которого должно подвергаться регенерации с циклом 2 мс, подобный режим пошаговой отладки невозможен. «Статические ЗУПВ широко внедряются главным образом благодаря скорости и легкости тестирования, причем как для самих компонентов, так и для системы, в состав которой они входят», — утверждает Венделл Сандер, консультант фирмы Apple Computer Inc. (Купертино, шт.Калифорния).

И действительно, вряд ли кто-либо станет возражать против того, что статическое ЗУПВ является единственным рациональным решением при размере блока памяти примерно до 8К. Именно для машин с такой памятью предназначается сегодняшнее поколение статических ЗУПВ с организацией 2К*8 бит, которые впервые были внедрены в серийное производство в 1981г. С другой стороны, если размер блока памяти превышает 64К, почти наверняка более экономичным решением будет применение динамического ЗУПВ. При промежуточном размере памяти, однако, динамические ЗУПВ теряют свое преимущество, поскольку стоимость управляющих схем распределяется лишь на незначительное количество приборов памяти. Поэтому, по-видимому, именно здесь может найти успешное применение динамическое ЗУПВ с байтовой организацией, особенно если на его кристалле будет частично или полностью размещаться схема регенерации, а по плотности упаковки оно все же будет превосходить статическое ЗУПВ. Для применения динамического ЗУПВ в подобной малой машине разработчик должен решить два вопроса. Первый связан с распределением функциональных узлов в машине: управляющие схемы, которые необходимы для работы динамических матриц, могут быть частью самого ЗУПВ или размещаться на отдельном кристалле или наборе кристаллов. Второй касается реорганизации традиционного одноразрядного прибора, с тем чтобы пользователь получил более удобный модуль расширения памяти, либо 4-, либо 8-разрядный. Примерно для этой цели служит так называемый слоговый режим, который предусматривается в некоторых одноразрядных приборах, давая возможность последовательного вывода данных 4-разрядными слогами; такой режим также позволяет решить проблему модульности.

Отделение приборов памяти фирмы Intel предполагает анонсировать в недалеком будущем прибор 2186, интегральное ЗУПВ (иЗУПВ, iRAM) с организацией 8К*8 бит; этот прибор одновременно решает обе проблемы. Его разработчики по существу разместили контроллер на кристалле динамической памяти с байтовой длиной слова. Этот прибор, справедливо называемый асинхронным динамическим ЗУПВ с авторегенерацией, будет предусматривать то, чего не было в предыдущих псевдостатических приборах — синхронных ЗУПВ с авторегенерацией: а именно новый прибор будет обеспечивать приоритетный выбор между внешними запросами доступа и внутренними запросами регенерации. Значение такого достижения лучше всего можно понять в свете прошлых усилий по интеграции схем управления динамическим ЗУПВ на кристалле памяти.

Управление на кристалле

В 1981г. на Международной конференции по интегральным схемам фирма Intel представила псевдостатический прибор емкостью 4К*8 бит с разводкой выводов, явно ориентированной на микропроцессорные шины фирмы Intel1{Электроника, 1981, №4, с.55}, однако в последующих приборах разработчики не сохранили подобную организацию. В 1981г. фирма Zilog Inc. (Купертино, шт.Калифорния) официально представила аналогичное изделие, прибор Z6132, также имеющий организацию 4К*8 бит. Этот прибор опять-таки явно предназначается для использования с собственными микропроцессорами фирмы.

Некоторые из современных приборов с организацией 64К*1 бит также включают некоторые схемы управления регенерацией. Эти приборы содержат счетчик, таймер и некоторые дополнительные логические схемы для внутреннего формирования адресов регенерации в ответ на внешний сигнал запуска. Компания Motorola Inc. (Остин, шт.Техас) использует контакт 1 своего прибора для сигнала разрешения регенерации (рис.2). Когда на этот контакт подается низкий логический уровень, адрес регенерации автоматически принимается в буферы адреса строки и производится приращение значения счетчика адреса. Если этот разрешающий сигнал удерживается в низком уровне неопределенно долгое время, память продолжает работать в режиме удлиненной регенерации, формируя последовательные адреса строк для регенерации.

Сигнал запроса, поступающий на контакт 1 динамического запоминающего устройства произвольной выборки с внешнего устройства, служит началом автоматичес
Рис.2. Сигнал запроса, поступающий на контакт 1 динамического запоминающего устройства произвольной выборки с внешнего устройства, служит началом автоматической регенерации для строки запоминающих элементов, адрес которой указан в счетчике адреса регенерации. Необходимую для реализации этих функций дополнительную схему фирма Motorola, например, размещает на кристалле своего динамического ЗУПВ с организацией 64К*1 бит.

Такой подход имеет своих сторонников и противников. Некоторые другие изготовители ЗУПВ присоединились к компании Motorola фирмы Fujitsu Ltd. и Mitsubishi Electric Corp. предложили соответствующие дополнительные средства для подобного режима, а фирма Hitachi сообщила, что она представит их в третьем квартале 1982г. В то же время фирма Mostek, которая первоначально включила эту схему в свой прибор емкостью 64К, впоследствии от нее отказалась. О причине этого говорит Пребстинг, сотрудник фирмы Mostek: «В то время эта схема была только у фирмы Motorola и у нас — и больше ни у кого. Столкнувшись с ситуацией, когда ЗУПВ на 64К начали выпускать многие компании, а автоматическую регенерацию можно было обеспечить при помощи незначительных накладных затрат, мы решили отказаться от этой схемы».

Любопытно, что фирма TI, которая является держателем патента на данную схему, сама фактически не реализует ее в своих приборах. Лайонел Уайт, главный конструктор динамических ЗУПВ в фирме TI, высказывает некоторые из соображений разработчиков фирмы: «Одним из серьезных недостатков [режима удлиненной регенерации] является то, что при некоторых условиях прибор не выглядит как статический. Например, когда процессор выходит из режима приостановки, все приборы памяти сами выполняют асинхронные операции регенерации, так что появляется необходимость их повторной синхронизации. Другая проблема заключается в том, что простой таймер регенерации будет работать быстрее при некоторых условиях лучшего случая — т.е. при повышенном напряжении питания и низкой температуре. Такая конструкция рассчитана на работу в условиях худшего случая, так как использование других вариантов ведет к слишком частой регенерации и повышенному рассеянию мощности».

Естественно, что в приборах емкостью 256K контакт 1 будет использоваться для сигнала адреса следующего, более старшего разряда, поэтому необходимо другое техническое решение. Возможным решением является схема опережающей подачи строба адреса столбца CAS относительно строба адреса строки RAS, разработанная в фирме Inmos Corp. (Колорадо-Спрингс, шт.Колорадо)1{Электроника, 1982, №6, с.56}. Фирмы Motorola и TI сообщают, что им эта схема нравится; нравится она также фирме Hitachi. В этой схеме состояние строба адреса столбца считывается в момент, когда уровень строба адреса строки падает, т.е. становится активным. Если уровень строба адреса столбца CAS является в этот момент низким, сформированный внутри адрес регенерации принимается в буфер адреса. Фирма Inmos разработала данную схему для приборов емкостью 64К, причем официально она вступает на этот рынок как раз в июле 1982г. и предлагает очень быстродействующие приборы по повышенной цене.

Поэтому сейчас кажется весьма вероятным, что в дальнейшем разработчики откажутся от режима удлиненной регенерации в пользу этого импульсного режима, который сейчас называется режимом регенерации с запуском по контакту 1. «Приблизительно половина потребителей динамических ЗУПВ заинтересованы в автоматической регенерации, — говорит Дэвид Форд, ответственный за стратегический маркетинг МОП-приборов памяти в фирме Motorola,— хотя этим потребителям, как правило, требуется лишь незначительное количество таких приборов; поэтому на их долю приходится всего лишь около 15% общего объема поставок в количественном отношении. Однако столь малый объем поставок частично объясняется тем, что первое время не было вторых поставщиков приборов с подобными возможностями».

Таким образом, можно сказать, что схема синхронной авторегенерации, реализованная на кристалле в остальном стандартного одноразрядного прибора, представляет разумный компромисс между удобствами и стоимостью. 8-разрядный прибор с асинхронной авторегенерацией, подобный прибору и ЗУПВ фирмы Intel, хотя он и стоит несколько дороже, приближается к статическому идеалу настолько, насколько это возможно для динамического ЗУПВ.

Описание иЗУПВ

Разработчикам интегрального ЗУПВ, прибора 2186, по-видимому, удалось преодолеть недостатки, свойственные предыдущим псевдостатическим приборам. Первое и очевидное преимущество нового устройства в сравнении с предыдущими псевдостатическими изделиями заключается в применении стандартного 28-контактного корпуса, характерного для обычных ЗУПВ, ПЗУ и СППЗУ.

Поскольку запоминающая матрица емкостью 64К является динамической, построенной на традиционных элементах типа «транзистор плюс конденсатор», для нее необходимо обеспечить регенерацию. Контакт 1 28-контактного корпуса, используемый для подачи высокого напряжения в СППЗУ и, как правило, свободный в статических ЗУПВ с организацией 8К*8 бит, служит для выдачи сигнала готовности из прибора 2186. Если в тот момент, когда процессор фирмы Intel пытается обратиться к прибору 2186, здесь осуществляется регенерация, этот сигнал готовности будет иметь низкий уровень, уведомляя процессор о необходимости подождать. (При работе с многими приборами их сигналы готовности просто объединяются по схеме проводное-ИЛИ, после чего поступают на вход процессора.) Хотя другие процессоры имеют несколько другие протоколы для перехода в состояние ожидания, требования по сопряжению здесь минимальны. Например, для сопряжения приборов 2186 с микропроцессором 68000 фирмы Motorola необходимы лишь один хранящий триггер и несколько логических вентилей. (В приборе 2187, ориентированном на совместную работу с 2186, используется синхронная регенерация с запуском по контакту 1, аналогично другим ЗУПВ с автоматической регенерацией.) Контроль запросов на регенерацию (внутренних) и на обращение к памяти (внешних) можно осуществлять при помощи обычных классических схем. Если любой из запросов поступает во время выполнения другого запроса, он просто становится в очередь и будет удовлетворен, когда наступит его очередь. Проблема использования подобной схемы заключается в том, что оба вида запросов могут возникать практически одновременно, поэтому должен существовать некий механизм, гарантирующий быстрое принятие решения относительно того, какой запрос обслуживать (практически не имеет значения, какой именно, важно лишь, чтобы это делалось быстро).

Схема, которая должна принимать подобное решение, называется схемой арбитража, или синхронизатором; в течение прошедшего десятилетия ей уделяли много внимания специалисты по теории электронных схем и разработчики систем. Главным вопросом здесь является время реакции бистабильного элемента — хранящего триггера — при одновременном воздействии конфликтных входных сигналов. Традиционный триггер, построенный на инверторах с перекрестными связями, подвержен риску перейти в метастабильное, или балансное промежуточное состояние, когда его противоположные входные сигналы практически одинаковы.

Схема арбитра-синхронизатора, применяемая в приборе 2186, показана на рис.3. Верхняя часть этой схемы, по сути быстродействующий триггер, необходима для переключения в одно из двух устойчивых состояний за время в пределах длительности поступающего из процессора импульса разрешения приема адреса. Для микропроцессора 8086, работающего на частоте 8 МГц, например, длительность этого импульса превышает 50 нс.

Эта двухкаскадная схема обеспечивает выбор между запросом обращения к памяти со стороны процессора (когда линия «включение кристалла» переключается в
Рис.3. Эта двухкаскадная схема обеспечивает выбор между запросом обращения к памяти со стороны процессора (когда линия «включение кристалла» переключается в низкий уровень) и внутренним запросом на регенерацию (когда линия «не занято» переключается в низкий уровень). Верхний триггер, принимающий запрос, обеспечивает развязку от нижних управляющих входов.

Эта схема работает как «прозрачный» запоминающий регистровый элемент до тех пор, пока на линии разрешения кристалла не появится низкий уровень как запрос на обращение к памяти. После этого схема отключается от своих управляющих входов (это сигналы «занято» и «не занято»), а на выходах появляется то или иное возможное состояние. Испытывая эту схему при равномерном распределении входных сигналов, инженеры фирмы Intel пришли к заключению, что вероятность ошибки синхронизации составляет для нее приблизительно одну ошибку за тысячи лет.

Упрощенная принципиальная схема логики управления циклом прибора 2186 показана на рис.4. Таймер с температурной компенсацией периодически инициирует регенерацию и выдает низкий уровень на линию «не занято». При этом линия «занято» переключается в высокий уровень, после чего запрос внешнего обращения при необходимости становится в очередь на выполнение.

Таймер периодически вырабатывает сигнал запроса регенерации, по которому производится переключение входных линий «занято» и «не занято» схемы арбитра-
Рис.4. Таймер периодически вырабатывает сигнал запроса регенерации, по которому производится переключение входных линий «занято» и «не занято» схемы арбитра-синхронизатора, показанной на рис.3. Если запрос обращения к памяти совпадает по времени с запросом на регенерацию, он становится в очередь, причем в процессор выдается интерфейсный сигнал, переводящий его в состояние ожидания.

Несмотря на явный технический успех разработки динамического ЗУПВ с асинхронной авторегенерацией, коммерческие перспективы этого прибора определяются его положением по отношению к двум другим возможным вариантам выбора для разработчика малых машин: это статические ЗУПВ или многоразрядные динамические ЗУПВ вместе с однокристальными кош роллерами.

С одной стороны, прибор 2186 может не выдержать конкуренции статических ЗУПВ с организацией 8К*8 бит. Дополнительные схемы, необходимые для работы прибора 2186, по сравнению с традиционным динамическим ЗУПВ привели к тому, что его цена в расчете на бит оказалась близкой или равной цене современных статических ЗУПВ емкостью 16К. Правда, прибор 2186 имеет преимущество в виде повышен юй плотности упаковки, а также пониженной мощности потребления по сравнению с п-канальными статическими МОП-приборами.

Однако, как указывает Патрик Брукс, который занимается стратегическими вопросами маркетинга динамических ЗУПВ в фирме Intel (Алоха), «поскольку наше интегральное ЗУПВ устанавливается в стандартном гнезде приборов с байтовой организацией и обеспечивает синхронизацию совершенно незаметно для пользователя, оно фактически конкурентоспособно по отношению к статическому ЗУПВ с организацией 8К*8 бит». А Форд (фирма Motorola) отмечает: «Мы рассматривали целесообразность создания интегрального ЗУПВ пару лет назад и отказались от этого в пользу программы по статическому ЗУПВ 8К*8 бит». Японские компании Toshiba Corp. и Hitachi Ltd. представили статические ЗУПВ емкостью 64К1{Электроника, 1982, №3, с.40}, а фирма Toshiba начала поставки пробных образцов этих приборов в США. Применение технологии комплементарных МОП-схем и, следовательно, существенно меньшая мощность рассеяния по сравнению с интегральным ЗУПВ, по-видимому, оправдают ту повышенную цену, которая, вероятнее всего, будет назначаться для них первоначально.

В противовес этому плотность упаковки интегрального ЗУПВ должна увеличиваться параллельно с увеличением насыщенности стандартных динамических ЗУПВ. И действительно, это подтверждает Йосио Томинага, заместитель главного инженера отдела по разработке интегральных схем памяти фирмы Hitachi, говоря, что его фирма сейчас рассматривает возможности создания псевдостатических приборов с организацией 32К*8 бит и 32К*9 бит, поскольку «еще в течение минимум трех лет такая плотность упаковки будет невозможной для истинно статических приборов».

С другой стороны, динамические ЗУПВ с байтовой организацией и авторегенерацией встретят конкурентов в виде комбинации многоразрядных приборов памяти и однокристальных контроллеров динамических ЗУПВ, которые в своей совокупности окажутся компактными и удобными для проектирования систем памяти малого и среднего размеров. Даже без автоматической регенерации приборы памяти большей разрядности будут стоить дороже, чем одноразрядные приборы, поскольку здесь увеличиваются размеры и кристалла и корпуса. Увеличение площади кристалла по отношению к прибору с организацией 64К*1 бит составляет приблизительно 20 и 40% для 4- и 8-разрядных приборов соответственно.

Многоразрядные динамические ЗУПВ

Первой в борьбу в этой области вступила фирма TI, которая недавно анонсировала свое динамическое ЗУПВ с организацией 16К*4 бит1{Электроника, 1982, №13, «Обозрение электронной техники»}. Другие фирмы-изготовители расценивают этот шаг фирмы TI как преждевременный, однако многие из них сами предполагают в перспективе выпускать многоразрядные динамические ЗУПВ. Фирмы Hitachi и Fujitsu говорят, что они «вскоре примут решение» относительно производства прибора 16К*4 бит. Фирма Inmos планирует начать в 1983г. изготовление пробных партий быстродействующего 4-разрядного прибора памяти. Форд (фирма Motorola) просто говорит: «Пока что мы хотим провести анализ стоимости производства 4- или 8-разрядных приборов, с тем чтобы переход на них был экономически оправданным». Руководитель отдела полупроводниковых приборов японской фирмы Nippon Electric Co. (NEC) Сигеки Мацуе говорит, что сейчас они подготавливают пробные образцы прибора с организацией 8К*8 бит, который будет включать схему регенерации с запуском по контакту 1 и появится в начале 1983г.

Что касается приборов емкостью 256К, то изготовители и потребители сходятся на том, что эти приборы должны выпускаться в самых различных конфигурациях, в том числе как 4-, так и 8-разрядные. Однако другой возможный вариант —так называемый слоговый режим — также, по-видимому, найдет широкое применение. Слоговый режим, тоже разработанный в фирме Inmos, представляет собой модификацию страничного режима, типичного для динамических ЗУПВ. Страничный режим позволяет после адресации данной строки производить считывание или запись по любому адресу столбца без изменения адреса данной строки. В слоговом режиме эта процедура ускоряется благодаря загрузке четырех последовательных битов в сдвиговый регистр, с тем чтобы потом выдавать их из этого регистра с высокой скоростью— обычно с задержкой около 20 нс относительно строба адреса столбца (рис.5). Фирма Inmos выпускает единственное ЗУПВ на 64К с такой схемой.

Наличие 4-разрядного последовательного выхода динамического ЗУПВ с одноразрядной организацией ускоряет обращение к памяти. На этой осциллограмме, пред
Рис.5. Наличие 4-разрядного последовательного выхода динамического ЗУПВ с одноразрядной организацией ускоряет обращение к памяти. На этой осциллограмме, представленной фирмой Inmos, показаны 20-нс времена доступа и 40-нс длительность цикла для слоговых битов, которые выбираются по адресам столбцов.

Главным преимуществом прибора памяти, в котором реализован слоговый режим, по отношению к 4-разрядному ЗУПВ в 18-контактном корпусе является экономия площади кристалла и числа выводов. (Некоторые изготовители приборов памяти сожалеют об отмирании страничного режима, который явно обладает некоторыми уникальными преимуществами с точки зрения отладки кристалла, но сейчас вытесняется слоговым режимом.) Здесь требуется только один выходной буфер, так что сохраняется стандартный 16-контактный корпус. В недалеком будущем фирма Fujitsu намеревается анонсировать прибор на 64К со слоговым режимом, используя подход фирмы Inmos. И фирма Motorola, и фирма, TI предполагают реализовать этот режим в своих приборах на 256К. «Это дает большие преимущества при малой стоимости, —- говорит Форд (фирма Motorola). — Многие динамические ЗУПВ находят применение для регенерации видеоизображений, где быстрый последовательный выход является идеально удобным». Фирма NEC говорит, что она будет изготавливать прибор памяти емкостью 64К со слоговым режимом, если будет принят соответствующий международный стандарт. В настоящее время Объединенный технический совет по электронным приборам (JEDEC) рассматривает проекты стандартов, один из которых предложила фирма Inmos, а второй — фирма Motorola и др.

Что касается малых систем, то появление многоразрядных приборов памяти и приборов со слоговым режимом облегчит решение проблем модульности для будущих поколений динамических ЗУПВ. Наряду с большими интегральными схемами, реализующими все служебные функции для системы памяти на динамических ЗУПВ, потребитель получит еще одну готовую альтернативу статическим ЗУПВ. Однокристальные контроллеры, которые изготавливаются несколькими фирмами, представляют в различной степени эффективные решения по сопряжению с любым процессором при небольшом объеме дополнительных аппаратных средств, требуют небольшого числа состояний ожидания и предусматривают переход на приборы памяти с большей плотностью упаковки по мере их появления. Тем не менее, если учесть, что один контроллер способен обслуживать в среднем до 90 приборов и стоит от 10 до 30 долл., то использование одного контроллера для работы, скажем, меньше чем с восемью приборами памяти, является экономически нецелесообразным.

Коротко говоря, на развивающемся рынке малых машин будет, по-видимому, место как для интегральных ЗУПВ, так и для интегральных контроллеров. Размеры блоков памяти, которые будут наиболее соответствовать (если исходить из параметров компонентов существующего поколения) возможностям 8-разрядных динамических ЗУПВ с авторегенерацией, находятся в диапазоне от 8 до 64К.

Если окажется, что среди изготовителей динамических ЗУПВ не будет единодушия по отношению к различным дополнительным возможностям приборов, то причину такой странной на первый взгляд осторожности следует искать в необходимости сохранения конкурентоспособности. Брюс Тривитт, ответственный за планирование производства и применение приборов памяти и приборов сопряжения в фирме AMD, так суммирует эту ситуацию: «Приборы памяти находятся в самом невыгодном положении в отрасли. Они всегда служат для амортизации накладных расходов и используются для отработки технологии. Поэтому приборы памяти будут продолжать оставаться изделиями массового потребления, каковыми они традиционно являются. В них будут вводиться только те дополнительные функциональные возможности, которые необходимы для расширения применения приборов, — а именно такой случай, очевидно, представляют электрически стираемые ППЗУ».

Относительная новизна электрически стираемых ППЗУ является одним из факторов, способствующих разработке приборов памяти с расширенными функциональными возможностями: эта область рынка пока еще не может считаться устоявшейся, поскольку первые приборы подобного типа были довольно неудачными — они требовали многих источников питания, длительных времен фиксации адресов и данных и специальных импульсов записи.

Стимулы

Еще более активный интерес вызывают сейчас перспективы создания программируемых контроллеров и разнообразных малых систем, которые можно было бы адаптировать к изменяюшимся условиям работы. Прибором, который можег сделать эти перспективы реальными, является электрически стираемое ППЗУ, легко сопрягаемое с микропроцессорами. Основываясь на недавних достижениях в этой области, журнал Electronics и другие предсказывают ежегодный рост сбыта ЭСППЗУ в стоимостном выражении в среднем приблизительно на 40% до 1985г. (рис.6).

К 1985г. объем сбыта энергонезависимых МОП-приборов памяти в стоимостном выражении почти удвоится. Наибольшие темпы роста будут наблюдаться в области
Рис.6. К 1985г. объем сбыта энергонезависимых МОП-приборов памяти в стоимостном выражении почти удвоится. Наибольшие темпы роста будут наблюдаться в области памяти с возможностью изменения содержимого, причем электрически стираемые ППЗУ достигнут почти четырехкратного увеличения уровня применения по сравнению с 1981г.

В случае ЭСППЗУ понятие «разумности» означает наличие любой одной или всех трех следующих функциональных возможностей, не связанных непосредственно с реализацией функций памяти: средств накачки заряда и соответствующих схем, генерирующих программирующее напряжение из 5-В напряжения источника питания; хранящих регистров, фиксирующих адреса, данные и сигналы управления при начале цикла записи; и управляющей логики, которая обеспечивает автоматическое стирание байтовой ячейки перед записью в нее и отсчет длительности цикла записи. Благодаря этим дополнительным средствам некогда неудобные в применении ЭСППЗУ становятся столь же простыми, как и статические ЗУПВ, поэтому можно ожидать, что они будут легко проникать в микропроцессорные системы.

Существует одна категория приложений, где, как правило, требуется энергонезависимая память емкостью лишь несколько сотен бит; это такие «мелочи», как селекторы каналов в блоках настройки, применяемых в кабельном телевидении, средства задания режимов для СВЧ-печей и. средства калибровки контрольно-измерительных приборов и двигателей. Другая не менее важная область, где будут использоваться матрицы ЭСППЗУ высокой плотности упаковки, — это управляющая память в микросистемах, позволяющая осуществлять дистанционное внесение изменений в программное обеспечение и хранить обучающие программы. С самого начала ЭСППЗУ пользуются поддержкой вонных, которые применяют их вместо ППЗУ со стиранием УФ-излучением (СППЗУ) в своих компьютерах для управления полетами и артиллерийским ракетным огнем.

Фирма Xicor Inc. недавно представила первое ЭСППЗУ емкостью 16К, на кристалле которого размещаются все необходимые вспомогательные функциональные узлы1{Электроника, 1982, №13, «Методы, схемы, аппаратура»}. Уолли Чон, вице-президент этой фирмы по долгосрочному планированию, высказывает надежды, что ЭСППЗУ смогут также вытеснить СППЗУ в качестве носителей пакетов прикладных программ. «Хотя единственное преимущество ЭСППЗУ по сравнению с СППЗУ — это их более дешевый корпус, с учетом длительных перспектив этого может оказаться вполне достаточно»,— замечает он. В настоящее время СППЗУ то своей плотности упаковки опережают ЭСППЗУ более чем на одно поколение: в 1981г. на рынке уже появились СППЗУ емкостью 64К. Независимо от того, оправдается или нет прогноз Чона, можно констатировать, что среди изготовителей полупроводниковых приборов интерес к ЭСППЗУ сейчас растет.

Еще одна фирма Кремниевой долины, образованная выходцами из корпорации Intel, фирма Seeq Technology Inc. (Сан-Хосе, шт.Калифорния) также представила ЭСППЗУ емкостью 16К с питанием от одного 5-В источника2{Электроника, 1982, №3, с.25} и сейчас работает над созданием приборов емкостью 32К и К/МОП ППЗУ. «Разумное» ЭСППЗУ предусматривает одну функцию, которая реализуется достаточно непросто, — это питание от одного источника напряжением 5 В. Если добавление нескольких триггеров и схемы управления синхронизацией для цикла записи представляет хотя и не тривиальную, но достаточно простую техническую задачу, то требование о пита-тии от одного 5-В источника означает необходимость размещения на кристалле ЭСППЗУ специального преобразователя напряжения, схемы подкачки заряда, вырабатывающей напряжение около 18 В для изменения содержимого запоминающих элементов, а такая схема подкачки может обеспечивать лишь малые токи нагрузки порядка нескольких микроампер. В связи с этим приходится принимать меры предосторожности, чтобы исключить пути утечки постоянного тока между линией высокого напряжения и землей. Если взглянуть на листок технических данных таких приборов, как 2816 или 2817 фирмы Intel, то можно видеть, что в режиме холостого хода ток потребления от внешнего источника напряжением 21 В составляет несколько миллиампер. Таким образом, требование о работе только с одним источником напряжением 5 В означает также необходимость новой конструкции запоминающих элементов и новых схемных решений.

Кроме фирм Seeg и Xicor, отделение полупроводниковых приборов компании Hughes Aircraft Co. в Ньюпорт-Биче (шт. Калифорния) недавно представило ЭСППЗУ емкостью 16К с питанием от одного 5-В источника1{Электроника, 1982, №9, с.80}. Конструкция этого К/МОП-прибора характеризуется, естественно, малой мощностью потребления, а также очень коротким временем записи — 100 мкс/байт, т.е. этот прибор работает приблизительно в 100 раз быстрее любого другого ЭСППЗУ.

Другие конкурирующие фирмы в области ЭСППЗУ сейчас явно стремятся к созданию приборов, которые проще использовать в системах. Фирма Intel, предпринимающая энергичные усилия по маркетингу ЭСППЗУ (пользуясь при этом достаточно широким признанием компетентных потребителей), вряд ли будет оставаться в стороне от разработок, направленных на создание приборов с питанием от одного 5-В источника. В настоящее время фирма выпускает прибор 2817, для работы которого требуется отдельный внешний постоянный источник питания напряжением 21 В и время задающий конденсатор2{Электроника, 1982, №1, с.113}. Предполагается, что в 1983г. фирма Intel начнет выпускать варианты приборов 2816 и 2817 с питанием от одного 5-В источника.

Фирма National Semiconductor Corp. (Санта-Клара, шт.Калифорния) также уделяет пристальное внимание этой области рынка и отмечает тенденцию к упрощению требований интерфейса. «Развитие ЭСППЗУ явно идет по пути упрощения применения по сравнению со статическими ЗУПВ, — говорит Эндрю Г. Варади, вице-президент и директор Объединения по производству интегральных МОП-схем. — В 1983г. фирма National начнет выпуск прибора с питанием от одного 5-В источника, с буферизованными линиями адресов и данных. Наши приборы 2816 и 9716 мы начнем поставлять уже летом 1982г.» Прибор 9716 — это 16-кбит аналог прибора 2817 фирмы Intel.

На Международной конференции по ИС фирма Motorola представила свое новое ЭСППЗУ емкостью 32К и сейчас начинает поставлять его пробные образцы. Хотя этот прибор не питается от одного лишь 5-В источника, он является самым быстродействующим ЭСППЗУ из изготавливаемых для гражданских целей, обладая средним временем доступа 90 нс. Чон (фирма Xicor) указывает, что «более быстродействующие ЭСППЗУ могут найти некоторых нетерпеливы к потребителей, например, среди изготовителей мини-компьютеров».

Что касается дальнейших перспектив, то изготовители ЭСППЗУ и промышленные обозреватели единодушны в том, что здесь будут наблюдаться быстрые успехи с точки зрения увеличения емкости памяти, сокращения времен доступа и записи, а в конце концов — переход на К/МОП-технологию.

Теневое ЗУПВ

Сейчас специалисты пристально следят также за тем, как продвигается в фирме Xicor новая работа по созданию теневых ЗУПВ (shadow RAMs) — статических ЗУПВ со вспомогательными запоминающими матрицами ЭСППЗУ. «Это направление сейчас только-только начинает практически развиваться,— говорит Форд (фирма Motorola). — В настоящее время мы выбрали, подобно фирмам Seeq, Intel и др., подход, цель которого — создание плотноупакованных матриц ЭСППЗУ. Однако мы наблюдаем также и за этим направлением».

ЗУПВ Novram, как его называет фирма Xicor, сегодня применяется главным образом для сохранения состояния машины, будь то компьютер или многопозиционный пресс, во время отказа по питанию. В этих случаях обычно требуются относительно небольшие объемы памяти, так что довольно малая плотность упаковки, являющаяся результатом применения 9-транзисторного запоминающего элемента, не считается серьезным недостатком.

С повышением плотности упаковки и уменьшением времен доступа теневое ЗУПВ приблизится к идеальной памяти: оно выполняет операции чтения и записи как статическое ЗУПВ и сохраняет свое содержимое при отсутствии питания. «Двухуровневые ЗУПВ емкостью 16К или более, безусловно, будут пользоваться большим спросом в качестве оперативной управляющей памяти,— говорит Брюс Тривитт (фирма AMD). — Однако для их внедрения в этой области потребуются времена доступа в диапазоне от 35 до 50 нс». Сейчас средние времена доступа составляют 300 нс.

Комбинирование статических ЗУПВ и ЭСППЗУ, как это сделано в теневом ЗУПВ, может привести к созданию и некоторых других оригинальных изделий. Например, пользователю быстродействующих статических ЗУПВ зачастую необходимо декодировать сигналы выбора кристалла или преобразовывать адреса при помощи внешних схем, что увеличивает время доступа, за которое он дорого платит. Добавление небольшого количества разрядов ЭСППЗУ к статическому ЗУПВ может оказаться одним из способов построения памяти, способной распознавать свое место в общей карте памяти. При этом программа могла бы распределять приборы по конкретным подобластям большой виртуальной области адресов, просто устанавливая соответствующее значение нескольких разрядов ЭСППЗУ.

Любые попытки сделать статические ЗУПВ еще более удобными приходится ограничивать лишь их приспособлением для конкретных приложений — на эти приборы уже практически установлен стандарт, обеспечивающий легкость применения. Одна подобная возможность открылась с ростом применения многопроцессорных систем, когда два или более недорогих микропроцессоров или микрокомпьютеров используются вместо одной более мощной и более дорогостоящей машины. Для сопряжения двух процессоров на уровне схемных плат требуется либо сложный рисунок соединительных связей и ТТЛ-схем, либо (правда с некоторой потерей в гибкости) буфер последовательного типа (FIFO) или аналогичный регистровый стек, обеспечивающий передачу данных в обоих направлениях.

Появление подобной новой области применения привело к тому, что инженеры фирмы TI разработали прибор TMS99650, который получил название многопроцессорного интерфейса. Этот n-канальный МОП-прибор с кристаллом площадью около 14 мм2 в 40-контактном корпусе содержит, кроме статического ЗУПВ емкостью 256 байт, регистры и мультиплексоры» обеспечивающие доступ к памяти по двум портам. Прибор напоминает двухпортовое ЗУПВ (рис.7), однако, вместо того чтобы занимать 256 ячеек в области адресов каждого процессора, он предусматривает обращение к блокам последовательных ячеек при помощи адресов-указателей, хранящихся в регистрах. «Этот прибор представляет собой по сути почтовый ящик,— говорит Дэвид Лафит, руководитель программы проектирования в группе полупроводниковых приборов.— Один из процессоров передает адрес, говорящий другому процессору о том, откуда следует выбрать сообщение».

Этот прибор интерфейса, разработанный фирмой Texas Instruments, дает возможность двум независимым процессорам посылать друг другу и принимать сообщени
Рис.7. Этот прибор интерфейса, разработанный фирмой Texas Instruments, дает возможность двум независимым процессорам посылать друг другу и принимать сообщения. Адресные регистры содержат указатели блоков 256-байт памяти. Схема арбитра-синхронизатора управляет доступом к памяти по двум портам.

Применение статических ЗУПВ

По мере повышения плотности упаковки статических ЗУПВ эти приборы будут становиться более конкурентоспособными с программируемыми ПЗУ, которые широко применяются сейчас в качестве управляющей памяти в процессорах. Такое применение в качестве управляющей памяти может привести к появлению статических ЗУПВ с выходными регистрами, поскольку именно такое требование предъявляется сейчас к фирмам — изготовителям ППЗУ. Поэтому, например, фирмы AMD, TI, National и Monolithic Memories Inc. (Саннивейл, шт.Калифорния) предлагают ППЗУ с выходными регистрами, что способствует повышению быстродействия благодаря конвейеризованной выборке инструкций. Для применения в качестве оперативной управляющей памяти статическое ЗУПВ должно также включать последовательный порт ввода, обеспечивающий занесение данных с дисков. Хотя приборы для этих и некоторых других приложений найдут своих изготовителей, которые стремятся захватить собственную долю рынка приборов памяти массового потребления с приемлемыми прибылями, большинство приборов памяти, ориентированных на конкретные приложения, будут, по-видимому, создаваться как результат развития полузаказных конструкций. «Следует ожидать реализации блоков памяти на кристаллах матриц логических вентилей в большей степени,— считает Варади (фирма National),— чем реализации логических схем на кристаллах приборов памяти. Реальный объем производства всегда снижается, когда вы начинаете вводить специализированные функции». Область полузаказных приборов является более естественным местом для подобных разработок, поскольку оптимальное разделение системных функций, как правило, зависит от вида конкретной схемы.

В предвидении этой перспективной тенденции фирма Storage Technology Corp. (Луисвилл, шт.Колорадо) недавно разработала К/МОП-матрицу логических вентилей, включающую 40-нс двухпортовое статическое ЗУПВ (рис.8). Этот прибор был описан в мае на Конференции по заказным интегральным схемам в Рочестере (шт.Нью-Йорк). Как указывает старший инженер-разработчик Стивен Бауэре, в структуре всех процессоров и контроллеров должен предусматриваться регистровой стек того или иного типа, где хранились бы данные об источниках и получателях операндов, поступающих в арифметико-логическое устройство. В приборе, разработанном фирмой Storage Technology, реализовано ЗУПВ с организацией 128*9 бит, с двумя независимыми каналами данных и адресов, что обеспечивает возможность двух одновременных обращений (запоминающий элемент этого ЗУПВ также показан на рис.8). Оставшуюся часть кристалла общей площадью 30 мм2 занимают приблизительно 1100 двухвходовых логических вентилей НЕ-И. Хотя фирма отказывается описать конкретное приложение, для которого разрабатывался этот прибор, руководитель отдела маркетинга изделий Эрни Стивене отмечает, что этот или подобный ему прибор примерно через год начнет выпускаться серийно. «Я удивлен, что пока еще мало специалистов занимаются разработкой [аппаратных] микроблоков для матричной логики,— говорит он. — Нам так и не удалось найти второго подрядчика для изготовления некоторых из разрабатываемых вариантов памяти».


Рис.8. Фирма Storage Technology добавляет вентильную К/МОП-матрицу (а) к двухпортовому запоминающему уст-ройству произвольной выборки для применения в процессорах и контроллерах. Схемное решение (б) заключается  в том, что к стандартному 6-транзисторному К/МОП за- поминающему элементу ЗУПВ добавляется вторая пара логических вентилей передачи.

По мере того как технология матриц логических вентилей будет дополняться применением конструкций стандартных элементов, эта ситуация будет меняться. Одним из первых сторонников проектирования с использованием стандартных элементов является фирма Zymos Inc. (Саннивейл, шт.Калифорния)1{Электроника, 1981, №23, с.37}. Библиотеки отработанных элементов этой фирмы включают матрицы ЗУПВ и ПЗУ, которые допускают расширение по усмотрению пользователя. Следуя этой выбранной линии, фирма ввела также в свои библиотеки 4-разрядный процессор, не содержащий никаких блоков памяти и схем ввода-вывода. Разработчики здесь ставили своей целью создание полузаказного программируемого кристалла, функции которого определяет сам пользователь.

Та же самая цель привела фирму American Microsystems Inc. (Санта-Клара, шт.Калифорния) к концепции микрокомпьютера с изменяемой структурой — полузаказного кристалла, для которого пользователи могут выбирать оптимальный набор средств ЗУПВ, ПЗУ и ввода-вывода1{Электроника, 1982, №5, с.6}. Хотя однокристальные микрокомпьютеры и их полузаказные упрощенные варианты являются «интеллектуальными», наиболее законно на имя «разумной» памяти может претендовать прибор, который, подобно традиционной памяти, представляет собой плотноупакованную модульную матрицу запоминающих элементов, однако в отличие от традиционных запоминающих матриц выдает не просто данные, которые ранее были записаны. Поэтому сейчас растущий интерес среди изготовителей приборов памяти вызывают кристаллы кэш-памяти и приборы ассоциативной, или адресуемой по содержимому памяти, хотя они пока еще не являются коммерческой реальностью.

Ассоциативность

Прибор кэш-памяти должен выдавать либо запрошенные данные, либо признаки, показывающие, что необходимые данные размещаются в каком-то другом месте. Обычная реализация кэш-памяти состоит в том, что адреса данных, находящихся в настоящий момент в кэш-памяти, хранятся в специальной просмотровой таблице, или памяти тегов, так что их можно сравнивать с битами поступающего адреса, с тем чтобы определить, присутствуют ли необходимые данные в кэш-памяти или нет. Размещение целой кэшпамяти на одном кристалле, даже если бы это было технически осуществимо, вряд ли может удовлетворить все сегодняшние требования с точки зрения диапазонов размеров и разнообразия реализаций. Однако за последнее время были разработаны интегральные схемы, представляющие собой части системы кэш-памяти.

В конце лета 1982г. фирма TI официально представит прибор TMS2150, который она называет кэш-теговой памятью. Это быстродействующее статическое ЗУПВ (с организацией 512*9 бит), на кристалле которого размещаются высокоскоростные компараторы и схема формирования и контроля по четности. Этот прибор будет выполнять функции модульного компонента кэш-памяти, а именно компаратора адресов. Например, при обращении к памяти по значению старших разрядов адреса производится выбор ячейки кэш-теговой памяти, содержимое которой сравнивается со значением младших разрядов адреса. Если обнаруживается совпадение, это значит, что требуемые данные находятся в кэш-памяти, откуда они затем выбираются. По словам фирмы TI, к этому прибору пока что проявили интерес изготовители мини-компьютеров. А после появления в продаже более быстродействующих микропроцессоров применение кэш-памяти в микросистемах также может стать вполне обычным делом.

Другие фирмы-изготовители приборов памяти сейчас оценивают свои возможные перспективы. «Прибор кэш-памяти должен найти хороший сбыт, хотя это всего лишь небольшой сектор по сравнению с рынком быстродействующих статических ЗУПВ в целом,— отмечает Нельсон (фирма Intel). — Поэтому мы продолжаем уделять внимание этому направлению».

До сих пор проблема преобразования виртуальных адресов для микропроцессоров решалась не путем проектирования «разумных» приборов памяти, а при помощи централизованных контроллеров. Эти большие интегральные схемы, устройства управления памятью, содержат всю-дополнительную логику, которая требуется для построения системы памяти, и ориентированы на один конкретный процессор, оставляя запоминающие функции для реализации при помощи привычных стандартных приборов. Однако, как и в случае динамических ЗУПВ с авторегенерацией, целесообразно, по-видимому, рассмотреть возможность применения приборов виртуальной памяти, когда требуются небольшие объемы физической основной памяти, например, когда распределенные микрокомпьютеры коллективно используют дорогостоящие дисковые накопители.

Профессор кафедры электротехники университета шт.Техас в Остине Джек Липовски в течение нескольких лет занимается исследованиями в области распределенной виртуальной памяти. Предложенная им концепция (рис.9) должна обеспечить реализацию недорогой виртуальной памяти с возможностью расширения для микрокомпьютеров. Эта схема пока еще не реализована в виде одного кристалла, однако Липовски активно отрабатывает ее при помощи схемных плат. Его главный аргумент в пользу включения логики для преобразования адресов и обнаружения страничных ошибок в каждый страничный модуль физической памяти состоит в том, что это позволяет лучше использовать ресурсы системы при решении задач. Если говорить более конкретно, то в предлагаемом кристалле виртуальной памяти каждая страница памяти сопровождается страничным регистром, в который программное обеспечение загружает номер страницы при заполнении последней. Содержимое этого регистра затем сравнивается со значением старших разрядов адреса, и в случае совпадения вырабатывается сигнал разрешения для памяти, так что можно будет произвести операцию считывания или записи для выбранной ячейки. Сигнал — результат сравнения поступает на схему ИЛИ вместе с аналогичными сигналами от других страниц, так что в случае отсутствия совпадения в процессор выдается прерывание, требующее подкачки новой страницы.

Прибор, разрабатываемый для реализации распределенной виртуальной памяти в сети микропроцессоров, содержит логические схемы преобразования адресов и о
Рис.9. Прибор, разрабатываемый для реализации распределенной виртуальной памяти в сети микропроцессоров, содержит логические схемы преобразования адресов и обнаружения страничных ошибок. В страничном регистре находится номер текущей страницы памяти; этот номер сравнивается со значением старших разрядов адреса.

Чтобы решить, какую страницу следует выводить, при необходимости ввода новой страницы, на каждом кристалле предусмотрены счетчики. В каждом цикле производится приращение значения каждого счетчика, а если к какой-то странице производится обращение, ее счетчик сбрасывается. Таким образом, максимальное значение счетчика свидетельствует о том, что к данной странице дольше всего не было обращения, так что она заменяется на новую страницу. В регистре состояния имеется разряд, показывающий, изменялось ли содержимое данной страницы и необходимо ли поэтому переписать ее во вторичную память.

Хотя эти схемы кэш-памяти и виртуальной памяти не просто хранят данные (они «знают», какие данные в них хранятся), сами матрицы памяти здесь по-прежнему традиционны и не представляют последнего слова в области «разумных» устройств памяти: это элементарный процессор, в котором каждый разряд имеет связь с соответствующими логическими схемами для выполнения дополнительных функций. Наиболее удачна и полезна память с адресацией по содержимому, которая может существенно упростить операции с базой данных. Типичные операции поиска для базы данных очень сложным способом позволяют найти то, что сразу дает специально разработанная для этого ассоциативная память,— адрес необходимых данных.

Память с адресацией по содержимому может также обеспечить распределенное преобразование виртуальных адресов. Весной 1982г. на симпозиуме по исследованиям в области СБИС в Массачусетском технологическом институте (МТИ) выпускник Марк Джонсон сделал сообщение о подобной памяти, которая предназначается для замены аппаратных средств управления памятью в личном компьютере Nu, разработанном в МТИ.

Память с адресацией по содержимому фактически уже выпускается в промышленных масштабах, хотя и с ограниченными емкостями. Такие фирмы, как Fairchild и AMD, предлагают быстродействующие биполярные приборы памяти этого рода емкостью десятки бит. В принципе уже имеется технология, позволяющая создавать приборы гораздо большей емкости. По словам Сигеки Мацуе (фирма NEC), технология, применяемая для изготовления статических ЗУПВ емкостью 64К, дает возможность изготавливать также приборы памяти с адресацией по содержимому емкостью 16К. Он говорит: «Проектирование и изготовление приборов ассоциативной памяти — это не проблема, совсем не проблема». Однако дело в том, что «сейчас ни у кого нет разработанных компьютеров, которым требовалась бы ассоциативная память». Таким образом, очевидно, необходимо, чтобы потенциальные потребители выдвигали требования об изготовлении подобных приборов.

Клиффорд Роудз, руководитель разработки статических ЗУПВ в фирме TI, рекомендует формулировать эти требования следующим образом: «Прибор должен быть модульным, т.е. он должен предусматривать легкое каскадное включение для построения системы памяти любого размера; он должен предусматривать также биты маскирования для поля данных, чтобы обеспечить гибкость поиска; и он должен выдавать на выход значение адреса, а не просто признак того, что произошло совпадение».

С расчетом на будущее

Хотя до создания такой идеальной памяти с адресацией по содержимому пока еще явно далеко, по меньшей мере одна фирма активно работает над вариантом прибора массового потребления. Эта западногерманская фирма AEG Telefunken недавно приобрела права на изготовление памяти распознавания образов, которую разработал Сидней Лэм (Университет Раиса, Хьюстон), и сейчас подготавливает производство интегрального варианта этой памяти1{Электроника, 1982, №10, «Электрониказарубежом»}.

Подобные истинно «разумные» приборы памяти могут войти в класс будущих специализированных БИС-процессоров. В классификации машинных архитектур, показанной на рис.10, «разумные» приборы памяти нашли свое место в ряду других процессорных средств, согласно рекомендации Чарлза Сейтса (Калифорнийский технологический институт, Пасадена). На этом рисунке криволинейные фигуры представляют области различных архитектур, определяемых числом процессорных элементов и их размерами (причем размерами с точки зрения литографии). Сейтс указывает, что скоростные характеристики системы, как правило, улучшаются с увеличением количества процессорных элементов, в то время как универсальность и возможности программирования растут с ростом размера процессора. По мере того как разработчики СБИС будут переходить к применению технологии регулярных матриц из идентичных параллельно работающих процессоров, будет меняться и вид систем — вместо традиционного последовательного компьютера будут применяться специализированные комплексы.

Чарлз Сейтс (Калифорнийский технологический институт) очерчивает диапазоны возможных микросистем на базе СБИС. Запоминающие устройства, как разумные,
Рис.10. Чарлз Сейтс (Калифорнийский технологический институт) очерчивает диапазоны возможных микросистем на базе СБИС. Запоминающие устройства, как разумные, так и традиционные, а также матричные процессоры реализуют заранее заданные алгоритмы; другие микромашины являются программируемыми.

Выходные данные:

Журнал "Электроника" том 55, No.15 (645), 1982г - пер. с англ. М.: Мир, 1982, стр.23

Electronics Vol.55 No.15 July 28, 1982 A McGraw-Hill Publication

Roderic Beresford. Smart memories seek honors in proliferating small systems, pp. 89—98.

Раздел: МЕТОДЫ, СХЕМЫ, АППАРАТУРА

Тема:     Запоминающие устройства




<<< Пред. Оглавление
Начало раздела
След. >>>

Дата последнего изменения:
Thursday, 21-Aug-2014 09:10:44 MSK


Постоянный адрес статьи:
http://az-design.ru/Support/Archiv/Elc1982/D19820728Elc021.shtml