Правильная ссылка на эту страницу
http://az-design.ru/Support/Archiv/Elc1985/D19850401Elc031.shtml

Интеграция на целой пластине — мечта или реальность

УДК 621.3.049.77«313»

Бернард Конрад Коул (Bernard Conrad Cole)
Редакция Electronics

Bernard Conrad Cole. Wafer-scale faces pessimism, No.13, pp.49—53

Несмотря на трудности, связанные с обеспечением надежности, достаточного выхода годных и экономичности, некоторые компании продолжают работу над созданием СБИС, интегрированных на целой пластине.

Проблема интеграции на целой пластине (ИЦП) вызывает к себе двойственное отношение со стороны инженеров, проектировщиков и руководителей компаний. Их противоречивые чувства являются результатом многочисленных попыток полупроводниковых и компьютерных фирм создать такую технологию изготовления интегральных схем на целой пластине (ИЦП СБИС), которая была бы не только пригодной для практического использования, но и достаточно экономичной. На конференциях и совещаниях, посвященных этой проблеме, существование противоречий становится наиболее очевидным. Мнения участников варьируются в широких пределах — от пессимизма, выражаемого рядом полупроводниковых и компьютерных фирм, потерпевших неудачу в области ИЦП, до осторожного оптимизма, высказываемого учеными-исследователями, добившимися некоторых успехов.

Начиная с 1979г. полупроводниковыми и компьютерными фирмами гражданского сектора промышленности было предпринято не менее дюжины попыток создать пригодную для практических нужд технологию ИЦП СБИС. Почти все эти работы были прекращены, хотя и не по техническим причинам. Просто компании пришли к выводу, что эта технология неэкономична и не может конкурировать с другими существующими вариантами технологии СБИС. В США почти вся работа в области ИЦП СБИС сосредоточена в нескольких крупных университетских лабораториях и частных исследовательских центрах.

Электронные и компьютерные фирмы, все еще занимающиеся этой проблемой, могут быть пересчитаны по пальцам: General Electric, GTE, Honeywell, Texas Instruments и TRW. IBM Corp., как говорят, тоже ведет работы в области ИЦП, однако эта фирма не сообщает никаких подробностей.

Из четырех новых фирм, созданных для коммерческого выпуска ИЦП СБИС, одна — Tlilogy Systems Corp. — публично заявила о своей неудаче, а вторая — Waferscale Integration Inc., — пока ничего не сообщала, о выпуске каких-либо изделий. Третья компания — Mosaic Systems Inc. (Трои, шт.Мичиган) — продвинулась дальше всех на пути создания коммерческих изделий: до середины 1985г. она должна поставить своему заказчику и инвестору, компании Evans & Sutherland Computer Corp., первые образцы пластин, содержащих около 50 кристаллов логических ИС и ЗУ. Четвертая фирма, Inova Microelectronics Corp. (Кэмпбелл, шт.Калифорния), работает совместно с одной из крупных полупроводниковых компаний Кремниевой долины и намеревается выпустить в продажу 8-Мбит ИЦП К/МОП ЗУПВ.

С этими малообнадеживающими результатами перекликаются выводы ряда исследований, показывающие, что для большинства применений ИЦП нецелесообразна. Так, исследование, проведенное Нойгебауэром, начальником отдела сборки полупроводниковых приборов в корпоративном центре НИОКР компании General Electric, показывает, что ряд существующих в настоящее время усовершенствованных методов сборки гибридных СБИС позволяет достигнуть такого же уровня интеграции, рабочих характеристик и затрат, что и ИЦП. Когда идет речь о системах с тактовыми частотами не менее 100 МГц, ИЦП СБИС всегда уступают тонкопленочным гибридным схемам в отношении стоимости, характеристик (произведение задержка×мощность) и габаритов или веса.

С точки зрения плотности компоновки тонкопленочные многослойные гибридные схемы на различных подложках с двухсторонним монтажом позволяют размещать на одной и той же площади на 25—30% больше компонентов, чем ИЦП СБИС. Что касается задержки на корпус, то эти два технологических варианта почти эквивалентны: двусторонние тонкопленочные гибридные схемы имеют задержку 10,5 нс, а ИЦП СБИС — 11,8 нс, если оба типа схем имеют 450 выходных буферов на корпус. По мощности рассеяния на кристалл многослойные гибридные схемы на односторонних и двухсторонних подложках не отличаются существенно от ИЦП-приборов. Если же использовать для сравнения общепринятый коэффициент качества — произведение задержкаХмощность, то на первом месте опять-таки оказываются двухсторонние тонкопленочные гибридные схемы. По стоимости они примерно эквивалентны ИЦП-приборам (табл.1).

Таблица 1. Сравнение показателей СБИС-устройств, интегрированных на целой пластине или собранных на различных подложках (тактовая частота 100 МГц)

Тип схемы

Мощность × задержка (отн. ед.)

Размер или масса (отн. ед.)

Стоимость (отн. ед.)

Показатель "Качества"

Печатная плата

1,00

1,00

1,00

1,00

Многослойная толстопленочная схема на керамической подложке

1,08

0,42

1 ,02

0,46

Многослойная гибридная схема на керамической подложке

0,34

0,20

0,65

0,044

Гибридная тонкопленочная многослойная схема на различных подложках с односторонним монтажом

0,19

0,14

0,60

0,016

Интеграция на целой пластине

0,01

0,09

0,46

0,0041

Гибридная тонкопленочная многослойная схема на различных подложках с двусторонним монтажом

0,08

0,07

0,44

0,0025

Экономичны при условии...

В своем отчете Нойгебауэр приходит к выводу, что ИЦП может быть экономически оправданна только в случае использования в сочетании с тонкопленочной технологией — подход, во многих отношениях подобный тому, который применяет компания Mosaic Systems. Выводы приближенного анализа Нойгебауэра в значительной степени подтверждаются результатами более детального исследования, проведенного Джеймсом Дотоном, вице-президентом лаборатории твердого тела компании Honeywell Inc.

Дотон, сосредоточивший основное внимание на вопросе экономической целесообразности, указывает в своем докладе, что при современном состоянии технологии реализация произвольной логики на уровне ИЦП потребует использования элементов, чрезмерно малых размеров. Кроме того, ИЦП чреват высоким уровнем концентрации дефектов при неравномерном их распределении. С другой стороны, ИЦП ЗУ могут быть изготовлены с вполне разумными размерами элементов, говорит Дотон.

Его анализ показывает, что при современном уровне технологии, приближающемся к субмикронным проектным нормам, любая попытка создания ИЦП СБИС произвольной логики площадью более 13 см2 является рискованной даже при условии резервирования. При стандартном двойном резервировании и использовании лазера для пережигания перемычек или их создания с целью замены дефектных элементов размер кристалла должен быть достаточно малым — не более 500*750 мкм, — чтобы достигнуть приемлемой плотности дефектов — 5 на 1 см2. Однако даже при микронных или субмикронных проектных нормах такие схемы едва ли будут содержать достаточно логики, чтобы найти сбыт на коммерческом рынке.

По-иному обстоит дело в случае схем памяти, представляющих собой регулярные последовательности идентичных элементов, указывает Дотон. Матрицы памяти можно строить из идентичных подматриц, используя регулярный рисунок межсоединений, что позволяет иметь глобальный запас резервных элементов и осуществлять замену дефектных подматриц путем преобразования логического адреса в физический. Результаты, полученные Дотоном, показывают, что если проводить ремонт на уровне кристаллов, то ИЦП-матрицы памяти являются в принципе очень привлекательными при условии, что удается держать под контролем соответствующие вспомогательные схемы и обходиться небольшой глобальной дополнительной разводкой.

«Используя соответствующую глобальную разводку и процесс преобразования адреса, по-видимому, можно получить выход годных пластин 50% при условии, что 20—25% площади пластины пригодно для размещения хороших матриц — поясняет Дотон. — В рамках этих ограничений стоимость ИЦП-памяти будет примерно вдвое больше затрат на обработку пластин». Несмотря на огромные трудности, которые предстоит преодолеть, и на многочисленные неудачи, с которыми пришлось столкнуться, компании и группы исследователей во всем мире считают, что потенциальные преимущества ИЦП оправдывают дальнейшую работу в этом направлении.

До сих пор все работы в области ИЦП, проводившиеся в Японии, касались приборов памяти. Однако после того, как было объявлено о проведении работ по созданию суперкомпьютера в общегосударственном масштабе, значительное, хотя и не афишируемое внимание стало уделяться разработке не-фон-неймановских архитектур. Большая часть работ по запоминающим устройствам проводится в лаборатории электросвязи компании Nippon Telegraph & Telephone Public Corp. Первой разработкой было ИЦП ЗУПВ, выполненное на пластине диаметром 76 мм с использованием проектной нормы 4—5 мкм. Пластина, имеющая организацию 32К*40 бит, разделена на верхнюю и нижнюю половины, каждая из которых содержит два квадранта одинаковой структуры. Каждый квадрант содержит 16 основных блков памяти емкостью 1К*20 бит, причем каждое слово содержит два запасных бита. Кроме того, в каждом квадранте имеется семь запасных блоков.

Ожидаемый процент выхода годных для такой пластины составляет около 90% при условии, что процент выхода для каждого блока памяти составляет по меньшей мере 25%. В более позднем варианте этого устройства используется избирательная разводка с плавкими перемычками, позволяющая отключать дефектные ячейки памяти путем подачи избыточной мощности, взрывающей специально предназначенные для этого перемычки.

В той же лаборатории было разработано 4-Мбит ИЦП ПЗУ, спроектированное в расчете на использование в генераторе идеографических китайских символов. ПЗУ, размещенное на пластине диаметром 76 мм, состоит из четырех 1-Мбит модулей и двух схем выбора модуля. Оно может хранить 15 040 знаков, формируемых матрицей 16*18 точек. ПЗУ имеет 16 адресных входов, 16 выходов данных и четыре сигнальные линии управления синхронизацией. Время выборки составляет 12 мкс, скорость передачи данных — 16 Мбит/с, что вполне достаточно для использования в принтерах и ЭЛТ.

Самой последней разработкой лаборатории является 3,75-Мбит ИЦП ЗУПВ, выполненное по смешанной технологии: для периферийных схем использована К/МОП-технология с n-карманами, а для матрицы памяти — n-МОП-технология с резистивными нагрузками1{Электроника, 1984, №2, с.14}. ЗУПВ, размещенное на пластине диаметром 102 мм, может хранить 64-цветное точечно-матричное изображение 512*512 для графических дисплеев. Эффективная емкость ЗУПВ составляет 1,5 Мбит при организации 256К*6 бит и 100%-ном резервировании, что обеспечивает выход годных 50% при 3-мкм проектных нормах.

В игру вступает Великобритания

Чувствуя недостаточную заинтересованность американских компаний в ИЦП, три британские фирмы объединили свои усилия с тремя академическими учреждениями, с тем чтобы исследовать возможность создания отказоустойчивых ИЦП СБИС. В ближайшие три с половиной года предполагается изготовить К/МОП-приборы с субмикронными размерами элементов, демонстрирующие несколько вариантов схемных решений. Эта программа, выполнение которой, согласно оценкам, должно обойтись примерно в 2,8 млн. долл., является первым шагом Великобритании на пути к овладению лидерством в той области, которая, как она считает, представляет собой технологию 1990-х годов.

Руководство проектом осуществляет компания Plessey Co. plc. Ее промышленными партнерами будут исследовательский центр Херста компании General Electric и компания International Computer Limited plc. Эти фирмы в свою очередь будут сотрудничать с Брюнельским университетом в Аксбридже, Миддлсекским политехническим институтом в Северном Лондоне и Королевским колледжем Лондонского университета. Цель проекта — разработать отказоустойчивые ИЦП СБИС двух типов: с регулярной матричной структурой и с нерегулярной, ячеич-ной структурой.

Если большинство британских фирм объединяют свои усилия, совместно финансируя научные исследования, то компания Sinclair Research Ltd. ведет работу самостоятельно и планирует выпустить свою первую ИЦП СБИС в IV квартале 1985г. Эта схема, которая должна заменить винчестерский накопитель малой емкости в 32-разрядном микрокомпьютере QL фирмы Sinclair, содержит последовательную память емкостью 500К байт с самотестированием и резервированием. Время выборки, согласно оценке, должно составлять от 10 до 100 мс — примерно в сто раз меньше, чем в механическом дисковом накопителе.

Как считает Мангир Тулин, специалист по ИЦП и технологии СБИС, работающий в Калифорнийском университете в Лос-Анджелесе, в настоящее время целью большинства исследований в области ИЦП является повышение выхода годных путем использования резервирования и различных методов перепрограммирования, а также изменения конфигурации перемычек между хорошими схемами (табл.2). В Лаборатории им.Линкольна Массачусетского технологического института Джек Раффел со своими сотрудниками разработал технологию изготовления реконструируемых СБИС, позволяющую исключать дефекты путем лазерного программирования металлических межсоединений на готовых и прошедших испытания пластинах. Несмотря на выводы таких исследователей, как Дотон, группа Раффела намерена изготовить ИЦП СБИС произвольной логики даже при наличии большого числа дефектов на пластине.

Таблица 2. Сравнительные преимущества различных методов репрограммирования и резервирования при интеграции на целой пластине

Метод

Характер действия

Требования к технологии

Требуется ли высоковольная изоляция узлов

Электрический, транзисторы с поликремниевыми пережигаемыми перемычками

Отключение

Поликремний

Да

Программируемые лазером поликремниевые пережигаемые перемычки

Отключение

Поликремний

Нет

Ячейка ЭППЗУ

Отключение

МОП с лавинной инжекцией и плавающим затвором

Да

Внешний электрический сигнал, металлические плавкие перемычки

Отключение

Двойная металлизация

Да

Поликремниевые перемычки, программируемые электронным лучом

Отключение

Поликремний

Нет

Алюминиевые перемычки, программируемые электронным лучом

Отключение

Поликремний

Нет

Перемычки, формируемые лазером

Отключение

Поликремний, AlCuSi

Нет

Электрически программируемые поликремниевые диоды

Соединение

Поликремниевые диоды

Да

Реконструируемые лазером межслойные перемычки

Соединение

Поликремний, аморфный кремний, кварц

Нет

Реконструируемые лазером перемычки между металлизацией и диффузионным слоем

Соединение

Промежуточный слой поликремния

Нет

Замыкаемый лазером разрыв металлизации

Соединение

SiO2 на поликремнии и SiO2

Нет

Лазерные перемычки

Соединение

Поликремний, AlCuSi

Нет

Замыкаемый электронным лучом разрыв металлизации

Соединение

Аморфный кремний

Нет

Программируемые лазером поликремниевые резисторы

Соединение

Поликремниевые резисторы

Нет

Замыкаемый разрыв

Соединение

Аморфный кремний

Нет

Электрически программируемые окислы

Соединение

Тонкий подзатворный окисел

Да

При таком подходе матрица элементов произвольной логики и памяти «накладывается» на матрицу программируемых межсоединений. Каждый элемент представляет собой К/МОП БИС с 5-мкм элементами. Размер индивидуального кристалла определяется возможностями производственной технологии и выбирается таким образом, чтобы выход годных находился в пределах 50—70%. Технология реконструируемых СБИС впервые была использована для изготовления цифрового интегратора со 130 тыс. транзисторов. Пластина содержит 192 элемента (ячейки), из которых 64 должны быть пригодны для построения системы.

БПФ-система

Сейчас в лаборатории разрабатывается более сложное ИЦП-устройство — система 16-точечного быстрого преобразования Фурье, содержащая 300 тыс. транзисторов и обеспечивающая 1 млн. операций 16-точечного 16-бит БПФ в секунду. В будущем планируется создание систем, содержащих около 10 млн. вентиль/пластина.

Не-фон-неймановские архитектуры, состоящие из многочисленных идентичных процессоров, являются, по-видимому, идеальными для реализации в виде ИЦП-систем. Один класс не-фон-неймановских систем, который, кажется, привлекает внимание многих исследовательских центров США, — это систолические матрицы, использующие большое число простых элементов обработки данных.

Кайл Хедланд в Университете Северной Каролины (Чапл-Хилл) исследует возможность использования двухуровневого подхода при конструировании ИЦП систолического процессора, содержащего более 500 индивидуальных процессоров на пластине диаметром 127 мм. В настоящее время изготовляется опытный образец такой системы с двухуровневой иерархией. Первый уровень образуют процессорные элементы, изготовленные по 1-мкм n-МОП-технологии. Они организованы в «строительные» блоки, содержащие по 12 таких элементов, из которых годными для работы должны быть только четыре.

«Строительные» блоки размещены на пластине в виде сетки. После выполнения всех соединений внутри процессорных элементов методом реконструируемой разводки выполняются испытания этих элементов. Затем делается заказная разводка, реализующая соединения между функционирующими процессорными элементами и обходящая дефектные элементы. Дорожки разводки содержат программируемые переключатели, состояние которых определяет выбор одного или нескольких информационных каналов. Поскольку информационные каналы и переключатели занимают менее 15% общей площади пластины, выход годных для переключателей составляет около 99%.

Для обеспечения работоспособности «строительных» блоков используется иной метод. Конструкция не требует функционирования всех 12 элементов блока — достаточно, чтобы работала сетка элементов 2*2. Как показывает проведенный Хедландом анализ восстановления блока, при наличии 12 процессорных элементов на блок по меньшей мере 99% блоков будут иметь не менее четырех хороших процессоров.

Не только не-фон-неймановские системы, но также и обычные конвейерные мультипроцессорные системы, например типа «одна команда — один поток данных» или «одна команда — много потоков данных», могут выиграть при их реализации на целой пластине, хотя они и требуют использования функциональных элементов различных типов. Такое мнение высказывает Джеф Фрид, научный сотрудник компании GTE Laboratories. Используя соответствующее разбиение, можно построить большинство обычных систем из «строительных» блоков не более чем трех основных типов — элементов управления памятью, элементов поточной обработки и арифметических элементов. Эти системы превосходят по сложности систолические матрицы, содержащие лишь один тип элементов, однако такое разбиение позволяет реализовать на уровне ИЦП обычные компьютеры с конвейерной обработкой.

Центральным строительным блоком конструкции Фрида является 32-разрядный конвейерный элемент (КЭ) общего назначения с самотестированием. На пластине размещаются многочисленные копии этого КЭ, которые соединяются между собой и специализируются с помощью микрокоманд. Так, один КЭ может выполнять функцию выборки инструкции, а другой может выполнять инструкцию. КЭ содержит быстродействующий контроллер последовательности, ЗУПВ микрокоманд, 32-разрядное АЛУ, регистры хранения и состояния, а также специализированные аппаратные средства управления конвейером (рис.1). КЭ имеет большое число линий прерывания, обеспечивающих возможность быстрой передачи сигналов блокировки конвейера, состояния кэш-памяти и другой критичной информации. Каждый из элементов имеет специальную программируемую логическую матрицу, управляющую контроллером микрокоманд в соответствии с системной функцией КЭ.

Конвейерный элемент (КЭ) является основным «строительным» блоком конвейерной ИЦП-системы компании GTE Laboratories. Многочисленные копии этого КЭ разм
Рис.1. Конвейерный элемент (КЭ) является основным «строительным» блоком конвейерной ИЦП-системы компании GTE Laboratories. Многочисленные копии этого КЭ размещены на пластине и соединены между собой. Каждый КЭ специализируется с помощью микрокода для выполнения своих функций.

По словам Фрида, на основе этого базового КЭ можно построить ряд обычных конвейерных процессоров с одним или многими потоками данных. Каждый КЭ в такой системе будет иметь отличный от других микрокод и будет различным образом использовать свои контакты ввода-вывода. В обычном конвейерном процессоре с одним потоком данных (рис.2) некоторые КЭ могут использовать свои кэш-ЗУ для доступа к регистрам или к кэш-памяти. В процессоре с несколькими потоками данных КЭ размещаются таким образом, чтобы получить четыре параллельных конвейера (рис.3).

Конвейерные элементы соединяются последовательно, образуя полный одноконвейерный процессор. Контакты ввода-вывода различных КЭ процессора используются
Рис.2. Конвейерные элементы соединяются последовательно, образуя полный одноконвейерный процессор. Контакты ввода-вывода различных КЭ процессора используются по-разному.

В многоконвейерной системе конвейерные элементы соединяются в четыре параллельные линии. Каждый КЭ кодируется с помощью своего собственного микрокода
Рис.3. В многоконвейерной системе конвейерные элементы соединяются в четыре параллельные линии. Каждый КЭ кодируется с помощью своего собственного микрокода и использует эту информацию для реализации своих специальных функций в составе единой процессорной системы.

Чтобы обеспечить разумный процент выхода годных элементов на пластине, Фрид использует комбинацию методов резервирования, самотестирования и обхода дефектных элементов путем реконструкции межсоединений. В каждом КЭ контроллер последовательности, который имеет доступ ко всем цепям, сначала производит самотестирование, а затем проверяет все части схемы. Если все части схемы действуют, включается специальный канал «ГОДЕН», соединяющий данный КЭ с линиями ВВ предыдущего и последующего КЭ. Если линия данного КЭ дефектна, канал «ГОДЕН» не будет действовать, и соединительная линия будет подключена к следующему КЭ.

Каждый КЭ снабжен переключателем, программируемым электронным лучом, на тот случай, если какой-либо дефект межсоединения или КЭ приведет к ошибке при обычных испытаниях и подключении. Все три типа специализированных элементов - конвейерный, управления памятью и арифметический — изготовляются по 1,2-мкм К/МОП-технологии с кремниевыми затворами. Каждый элемент содержит около 150 тыс. транзисторов и размещается на кристалле размером 0,13 мм2. Если из каждых трех процессоров один будет работать, то пластина диаметром 76 мм будет содержать примерно 20 процессоров, годных для использования в конвейере, отмечает Фрид.

Ученые центра интегральной электроники Ренселлеровского политехнического института работают над созданием многопроцессорной ИЦП-системы, которая может выполнять двумерные БПФ для изображения, содержащего 256*256 элементов, со скоростью 30 изображение/с, что эквивалентно выполнению 63 млн. операций умножения 16-разрядных чисел с фиксированной запятой в секунду (рис.4).

Автоматизированное проектирование, использующее программу трассировки избирательных межсоединений, позволяет получить рисунок соединений с разрешением
Рис.4. Автоматизированное проектирование, использующее программу трассировки избирательных межсоединений, позволяет получить рисунок соединений с разрешением, в 25 раз превышающим разрешение, требующееся для соединения тех же кристаллов при монтаже на печатной плате. Это открывает возможность реализации таких функций, как быстрое преобразование Фурье.

Решение всех проблем

Так называемый гибридный подход, разработанный компанией Mosaic Systems, позволяет, по-видимому, исключить все трудности, свойственные традиционной ИЦП-технологии. Суть данного подхода состоит в том, чтобы отделить проблему надежности и выхода годных межсоединений от проблемы надежности и выхода годных схемных элементов.

Для реализации этой идеи на пластину диаметром 100 мм была нанесена пассивная схема электрически программируемых межсоединений, к которой затем присоединялись предварительно испытанные кристаллы, подобно тому, как это делается в технологии гибридных схем. Уникальное преимущество этого метода состоит в том, что рисунок межсоединений может электрически программироваться заказчиком, а это исключает необходимость использования заказного шаблона для каждого применения, говорит Роберт Джонсон, президент и основатель компании Mosaic Systems. Программирование соединений позволяет обойти локальные дефекты, оказавшиеся на пути контактных дорожек.

«В типичной ИЦП-системе приходится замыкать несколько тысяч из имеющихся 1,5 млн. специальных разрывов», — говорит Джонсон. Контактные площадки служат в качестве узлов доступа при программировании, которое требует менее 1 нс на перемычку. При использовании двух уровней сигнальной разводки, разделенных слоем аморфного кремния, удается получить около 790 см межсоединений на 1 см2 подложки. В зависимости от размеров и числа контактов кристаллов на 102-мм пластине с разводкой можно поместить до 200 кристаллов. Сборка из 32 таких пластин вместе с межпластинными соединениями занимает объем около 131 см3, не внося при этом существенной задержки распространения.

Чтобы получить для своих К/МОП-схем такие же рабочие характеристики, какие компания Trilogy пыталась получить для ЭСЛ-схем, Джонсон и группа исследователей из фирмы Mosaic решили дополнить свою технологию гибридной ИЦП-сборки системой охлаждения, позволяющей работать при температуре жидкого азота. Задержки распространения по пластине составляют при этой температуре около 500 пс — примерно столько же, сколько дает типичный К/МОП-вентиль при комнатной температуре.

Согласно оценке Джонсона, на одной такой пластине можно разместить целый суперкомпьютер, использовав для этого всего 40 К/МОП-кристаллов сложностью по 20 тыс. эквивалентных вентилей каждый. Ряд исследователей сходятся на том, что если ИЦП-разработки компаний Mosaic и Inova окажутся экономичными, этим компаниям останется не больше года на налаживание выпуска своей продукции, иначе их опередят известные полупроводниковые фирмы, которые выпустят на рынок аналогичные изделия.

Выходные данные:

Журнал "Электроника" том 58, No.07 (714), 1985г - пер. с англ. М.: Мир, 1985, стр.67

ElectronicsWeek Vol.58 No.12 March 25, 1985 A McGraw-Hill Publication

ElectronicsWeek Vol.58 No.13 April 1, 1985 A McGraw-Hill Publication

Bernard Conrad Cole. Wafer-scale faces pessimism, No.13, pp.49—53

Раздел: МЕТОДЫ, СХЕМЫ, АППАРАТУРА

Тема:     Полупроводниковая техника





Дата последнего изменения:
Thursday, 21-Aug-2014 09:10:55 MSK


Постоянный адрес статьи:
http://az-design.ru/Support/Archiv/Elc1985/D19850401Elc031.shtml