Правильная ссылка на эту страницу
http://az-design.ru/Support/Archiv/Elc1990/D19900125Elc007.shtml

Широкий спектр ИС на Международной конференции по интегральным схемам

Дейв Бёрски (Dave Bursky)
Редакция Electronics

Dave Bursky. Spectrum of circuit colors LSSCC, ED, 1990, No.1, pp.51,52,54,56.

На Международной конференции по интегральным схемам в Сан-Франциско, запланированной на 14—16 февраля 1990г., будет представлен широкий спектр привлекательных для проектировщиков изделий, среди которых комплекты ИС для универсальных ЭВМ, 4-Мбит статические ЗУПВ, мощные аналоговые ИС и усовершенствованные ИС для цифровых сетей с комплексными услугами.

Прогресс в развитии архитектур процессоров и памяти в сочетании со значительными усовершенствованиями и применением новых структур в производстве ИС способствует неуклонному расширению возможностей для проектировщиков строить более сложные схемы с улучшенными параметрами. На предстоящей в 1990г. Международной конференции по интегральным схемам (МКИС) проектировщики смогут услышать о многих гримерах, свидетельствующих о таком прогрессе.

В докладах на собраниях технических секций конференции будут описаны комплект ИС для построения универсальных ЭВМ, который представлен исследователями IBM Corp. (Бёблинген, ФРГ), и набор ЭСЛ ИС фирмы Mips Computer Systems Inc. (Саннивейл. шт.Калифорния) для построения RISC-компьютера с производительностью в длительном режиме работы 60 млн. команда/с по системе VAX. Среди других ИС, которые окажутся в центре внимания участников конференции, можно назвать: 4-Мбит статические ЗУПВ; матрицы логических вентилей, насчитывающие по 200 тыс. таких элементов каждая и выполненные по БиКМОП-технологии; 20-разрядные аналого-цифровые дельта-сигма-преобразователи; 6-А формирователи для управления соленоидами и 10-А переключатели, рассчитанные на установку на стороне повышенного напряжения.

Комплект ИС для универсальных ЭВМ, предложенный корпорацией IBM, будет темой одного из нескольких докладов по ЦП, которые имеются в программе секции 3. Специалисты корпорации IBM распределили структуры машины Система 370 между пятью КМОП ИС, которые в общей сложности содержат 2,2 млн. транзисторов. Минимальный размер элементов этих ИС равен всего 0,5 мкм, а сами схемы способны работать на синхрочастотах 35—50 МГц. Экспериментируя с архитектурой, использующей очень длинные командные слова, фирма Philips Research Laboratories и компания Signetics Corp. (обе из Саннивейла, шт.Калифорния) создали 32-разрядный микропроцессор с высоким уровнем интеграции, который в каждом машинном цикле может приступать к выполнению шести команд. Эта ИС, изготовленная по 1,5-мкм КМОП-технологии, работает с командами длиной 200 разрядов. Такая длинная команда позволяет управлять несколькими параллельными ресурсами, конвейерной обработкой и выполнением условных операций, что дает ей возможность обеспечивать при работе на синхрочастоте 50 МГц пропускную способность 60—100 млн. команда/с по системе VAX.

Сосредоточив усилия на увеличении эффективности сопряжения с кэш-памятью, конструкторы из фирмы Hewlett-Packard Co. (Форт-Коллинс, шт.Колорадо) повысили рабочую частоту разработанного ими прототипа RISC-процессора до 90 МГц. ИС управляет большой внешней кэшпамятью, способной функционировать с циклом обращения, определяемым рабочей частотой, в то время как отдельные блоки ЦП, например 32-разрядный сумматор, выполняют свои задачи с высоким быстродействием. В частности, сумматор затрачивает на свою операцию всего 3 нс.

Среди других разработок в области RISC-процессоров следует выделить 64-разрядный микропроцессор с максимальной производительностью 40 млн. команда/с, который будет подробно освещен представителями фирмы Matsushita Electric Industrial Co. Ltd. (Осака, Япония). Его интересной особенностью можно считать наличие физической кэш-памяти с возможностью загрузки и записи в одном цикле обращения. В эту ИС входит примерно 1 млн. транзисторов, причем часть из них используется для реализации встроенного АЛУ с плавающей точкой, способного перерабатывать данные со скоростью до 20 млн. команда/с. Также реализуются две встроенные в ИС кэшпамяти и буферы быстрого преобразования адресов. В отличие от многих других ИС аналогичного назначения, где используется единая кэш-память или ее разделение на две равные части, в схеме фирмы Matsushita имеются 6-кбайт кэш-память для хранения команд программы и кэш-память объемом всего 2 кбайт для хранения данных. Будучи оснащенной регистровым файлом с автосинхронизацией, ИС способна выполнять операцию загрузки-записи всего за один машинный цикл.

Отказавшись от КМОП-процессов, которые использовались для реализации ее предыдущих моделей RISC-процессоров, фирма Mips Computer Systems перевела ее 32-разрядный процессор на ЭСЛ-технологию, что позволило повысить производительность такого процессора в непрерывном режиме до 60 млн. команда/с при использовании синхрочастоты 85 МГц. На конференции будет подробно описан набор из трех ИС — ЦП, шинного интерфейса и контроллера с плавающей точкой. В ИС ЦП включены средства для преобразования виртуального адреса в физический и логика для управления первичным и вторичным устройствами кэш-памяти.

Чтобы не отставать от темпов прогресса высокоскоростных ЦП, вносятся усовершенствования и в ИС памяти путем повышения плотности размещения их ячеек и увеличения скорости обращения к ним. Так, на заседании секции 4 будет описан 3,5-нс регистровый файл на ЭСЛ-элементах, который дополняет комплект ИС фирмы Mips для построения RISC-процессора. Этот трехканальный регистровый файл общей емкостью 32 слово*36 разряд является результатом совместной разработки Центра интегральных схем при Станфордском университете (Станфорд, шт.Калифорния), фирмы Bipolar Integrated Technology Inc. (Бивертон, шт.Орегон) и фирмы Mips Computer Systems. Чтобы улучшить помехозащищенность памяти и уменьшить время доступа к ней, в новом ЗУ применен каскодный усилитель считывания с перекрестными связями.

Центр интегральных систем также подробно охарактеризует на конференции буфер быстрого преобразования адресов, реализуемый средствами общей технологии изготовления биполярных и КМОП-транзисторов и имеющий время доступа всего 4 нс. Столь малое время доступа достигнуто, как считают, благодаря комбинированному использованию ассоциативной памяти и матриц статического БиКМОП ЗУПВ. В этих матрицах применяются биполярные приборы и дифференциальные усилители считывания, позволяющие на протяжении всего критического пути преобразования ограничивать размах сигнала достаточно малой величиной.

Использованию кэш- и основной памяти посвящены четыре доклада из Японии, которые будут прочитаны на секции 8 и подробно осветят 4-Мбит статические ЗУПВ со временами доступа 15—23 нс. О самом быстродействующем из них расскажет представитель компании NEC Corp. (Сагамихара). Для построения КМОП-памяти в этом ЗУПВ используются 0,55-мкм проектные нормы, три слоя поликремния и два слоя металлизации. Однако наиболее уникальной особенностью данной ИС является ее программируемая архитектура — направляя в схему последовательность тактовых сигналов, в ней можно установить организацию 4 Мслово*1 бит или 1 Мслово*4 бит.

Следующей по быстродействию высокоскоростной ИС этого класса является ЗУПВ с 20-нс временем доступа фирмы Mitsubishi Electric Corp. (Хёго), в котором используются счетверенные поликремниевые структуры с двухслойной металлизацией, построенные в соответствии с 0,6-мкм проектными нормами. Среди возможных режимов работы этого ЗУПВ имеются и испытательный, предусматривающий параллельное испытание 16 разрядов, и режим быстрой адресации, делающий возможным обращение к памяти с временем доступа менее 10 не. Две другие 4-Мбит ИС построены в соответствии с 0,5-мкм проектными нормами. Утверждается, что эти изделия имеют время доступа 23 нс и хранения в памяти данных потребляют очень малый ток.

Фирма Hitachi Ltd. (Токио) предлагает ЗУПВ емкостью 512 кслово*8 бит, построенное с использованием счетверенных слоев поликремния и двуслойной металлизации; его ток питания в неактивном режиме равен всего 500 пА. Сочетание схем пропорционального тока с каскодными усилителями считывания на р-канальных МОП-транзисторах, имеющими перекрестные связи, обеспечивает этой ИС малое время доступа, «тогда как выполненные на поликремниевых р-канальных нагрузочных МОП-транзисторах для элементов памяти позволяют ограничить площадь элемента очень малыми размерами. Используя лишь три уровня поликремния, фирма Toshiba Corp. (Кавасаки) смогла в своей ИС ЗУПВ с аналогичной организацией добиться уменьшения тока, потребляемого в режиме хранения данных, до 1 мкА. Благодаря встроенному в ИС понижающему преобразователю постоянного напряжения внутренние схемы ЗУПВ могут работать при пониженных уровнях напряжения, что делает возможным повышение долгосрочной надежности этой ИС. .Два 1-Мбит статических ЗУПВ с ЭСЛ-интерфейсами, реализованные средствами 0,8-мкм БиКМОП-технологии, позволяют добиться дальнейшего уменьшения времени доступа. Особенности ИС ЗУПВ с емкостью 1 МсловоХ1 бит и временем доступа 5 не будут описаны представителем Лаборатории микроэлектроники фирмы NEC (Канагава). Отделение биполярных приборов компании Fujitsu Ltd. (Кавасаки) сделает доклад о микросхеме ЗУПВ с организацией 256 кслово*4 бит и временем доступа 6,5 нс.

Для обеспечения работы центральных процессоров на максимально возможной скорости необходимы также ИС энергонезависимой памяти, отличающиеся повышенной плотностью запоминающих ячеек и более высокой скоростью обращения, и на конференции 1990г. будет сообщено о ИС, отличающихся рекордными показателями по плотности элементов и быстродействию. Компания NEC продемонстрирует первое 16-Мбит СППЗУ со стиранием ультрафиолетом, время доступа к данным для которого будет равняться 85 не. Эта ИС изготовляется по 0,6-мкм КМОП-технологии, и аппаратными средствами ей можно придать конфигурацию памяти с однобайтовыми или 16-разрядными словами.

Стремясь к повышению скорости, специалисты фирмы Hitachi разработали 4-Мбит СППЗУ, которое характеризуется временем доступа всего 55 нс и может программироваться за 1 с, что достигаете я благодаря возможности использования режима постраничной записи в память. Фирме Toshiba удалось создать 1-Мбит СППЗУ с временем доступа лишь 16 не; для разработки этой памяти изготовитель воспользовался простым усилителем записи с несимметричным выходом, чтобы гарантировать заданный порог программирования, и дифференциальным усилителем считывания, обеспечивающим постоянное смещение и тем самым устраняющим влияние, оказываемое дрожанием земляного потенциала.

После наблюдавшегося на конференции 1989г. настоящего потока докладов по динамическим 16-Мбит ЗУПВ на конференции 1990г. в этой области ожидается поразительное затишье — 16-Мбит динамическому ЗУПВ будет посвящен всего один доклад, который стоит в программе секции 14. Его сделает сотрудник отделения General Technology корпорации IBM (Эссекс-Джанкшен, шт.Вермонт). Тем не менее эта ИС заслуживает внимания: как сообщает изготовитель, время доступа для нее составляет всего 50 нс, а скорость быстрого постраничного считывания хранимых в ней данных равна 10 нс/бит. В ИС имеются избыто шость по словам и разрядам (битам), а также средства для выявления и исправления ошибок; в ней применены схемы адресации, использующие адресный строб одновременного выбора нескольких строк и адресный строб выбора одной колонки.

Высокоскоростное 4-Мбит динамическое ЗУПВ фирмы Mitsubishi представляет пользователям доступ к хранимым в нем данным всего за 38 нс; новая ИС памяти может работать и от батарейного модуля в режиме с малым расходом мощности, когда отбор тока от источника питания равен лишь 44 мкА. Для видеоприложений фирма Fujitsu разработала первую для полупроводниковой промышленности ИС 16-разрядного динамического ЗУПВ емкостью 256 кслово*16 бит. В такую память можно записывать трехмерную поразрядную карту отображаемой графической информации, и она позволяет за один цикл обращения адресоваться к блоку данных объемом 16*1*1 бит или 4*4*1 бит. Благодаря этому достигается 16-кратное сокращение числа необходимых циклов обращений к памяти со стороны процессора изображений.

Проектировщики, сталкивающиеся с выбором между реализацией заказных процессоров и разработкой уникальных ИС, необходимых для практического воплощения функциональных механизмов сложной системы, могут воспользоваться различными подходами к построению полузаказных устройств. К их числу относятся методы, базирующиеся на использовании вентильных матриц и библиотек элементов, и в этой области появляются изделия, предоставляющие проектировщикам большое число транзисторов для решения их задач. Так, на заседании секции 5 корпорация IBM познакомит аудиторию с вентильной матрицей, насчитывающей 2 млн. транзисторов и содержащей в общей сложности 300 тыс. логических вентилей. Транзисторы имеют эффективную длину канала 0,45 мкм, и на их основе строятся вентили, которые характеризуются типичной вентильной задержкой 180 пс. Для выполнения межсоединений, связывающих транзисторы и вентили, используются четыре слоя металлизации.

Фирма Philips B.V. (Эйндховен, Нидерланды) впервые сообщит о разработанной ее сотрудниками архитектуре с общими вентилями, предназначенной для реализации семейства вентильных матриц и появившейся как результат поиска фирмой метода более плотной «упаковки» логических вентилей. Эта архитектура делает возможным достижение плотности 1610 вентиль/мм2 и использует металлосилицидные локальные межсоединения, а также несколько слоев металлизации.

На заседании той же секции представители фирмы Fujitsu опишут конструктивные детали вентильной матрицы, содержащей 200 тыс. вентилей, построенных на биполярных и КМОП-транзисторах. Размер минимального схемного элемента матрицы равен 0,8 мкм, сама матрица имеет архитектуру «море вентилей», и типичные вентильные задержки характеризуются величиной, равной примерно 400 пс. В своем стремлении добиться максимальной плотности размещения схемных элементов и наивысшего быстродействия фирма Fujitsu пришла к еще одному решению, о котором она сообщит на конференции. Речь идет о системе, которая опирается на схемные возможности и топологические особенности стандартной схемной ЭСЛ-ячейки и позволяет получать плотности порядка 100 тыс. вентиль/ИС и 1255 вентиль/мм . Для соединения вентилей между собой используются четыре слоя металлизации. Длина стороны такой ИС достигает почти 15 мм; она будет располагаться в корпусе с матрицей штырьковых выводов общим числом 561, который будет рассеивать весьма внушительную мощность — 60 Вт.

Мощные аналоговые схемы

Работа с высокими уровнями мощности не является чем-то новым для аналоговых схем, однако предстоящая конференция выявит в этой области очередные ориентиры, о которых пойдет речь в двух докладах, представленных на секцию 16 сотрудниками компании Texas Instruments Inc. (Даллас). В одном из докладов будет описан устанавливаемый на стороне повышенного напряжения 10-А переключатель для применения в автомобилях. При изготовлении этой ИС используется процесс многослойного эпитаксиального выращивания, который и позволяет созданным схемам выдерживать воздействие 85-В напряжения. В состав ИС входят цепь смещения с фиксацией уровня в прямом направлении и самонагружающийся мощный npn-транзистор, которые действуя совместно обеспечивают область надежной работы при энергии рассеяния 500 мДж.

Другая ИС компании TI — 6-А (пиковое значение) формирователь управляющего тока соленоида, функционирующий в режиме переключателя тока и способный в непрерывном режиме питать 3-А нагрузку. Встроенные в ИС цепи реализуют опирающиеся на временную развертку процедуры диагностики отказов, производят внутреннюю рециркуляцию и обнаружение нагрузочного тока, а кроме того, по результатам контроля батарейного напряжения управляют временем начального втягивания сердечника в соленоид. Схемы управления спадом нагрузочного тока обеспечивают снижение установившегося тока соленоида до нуля за 0,5 мс.

Еще одним новым формирователем, включаемым на стороне повышенного напряжения, будет прибор, о котором сделает сообщение фирма National Semiconductor Corp. (Санта-Клара, шт.Калифорния). Он имеет четыре 1-А выхода и изготовляется по комбинированной технологии МОП-структур, формируемых с использованием двойной диффузии, а также КМОП- и биполярных структур. В состав ИС входят также цепи защиты и средства для действительно мгновенного ограничения мощности. Помимо этого в ИС включен 11-разрядный порт последовательного вывода данных для передачи информации об отказах на синхрочастотах до 8 МГц.

Стремясь свести к минимуму мощность, рассеиваемую стабилизатором напряжения импульсного типа, фирма Linear Technology Corp. (Милпитас, шт.Калифорния) создала 5-В стабилизатор, который для своего питания в состоянии покоя требует ток всего 0,1 мА, однако способен выдавать в нагрузку стабилизированный ток величиной до 1 А. Стабилизатор рассчитан на работу в диапазоне входных напряжений от 1 до 40 В.

Еще одной темой на конференции ISSCC, которая привлечет к себе внимание, будет обработка сигналов на аналоговом и цифровом уровнях. Так, по обработке аналоговых данных фирма Philips представит доклад на секции 6, где она изложит особенности конструкции операционного усилителя (ОУ) на КМОП-транзисторах, отличающегося малым временем установления. ОУ имеет усиление на постоянном токе 90 дБ и характеризуется шириной полосы частот при единичном коэффициенте усиления 116 МГц. В ИС, кроме того, используется вспомогательный усилитель, позволяющий повысить усиление без ухудшения времени установления.

На секции 10 будут описаны четыре высокоскоростных 10-разрядных АЦП, а также несколько 16-, 18- и 20-разрядных менее быстродействующих приборов этого типа, которые созданы с целью обеспечения более точного ввода аналоговых сигналов в систему. Самым высокоскоростным прибором этой группы является 75-МГц схема с автоматическим переключением диапазонов фирмы Siemens AG (Виллах, Австрия). Он представляет собой АЦП дифференциального типа, интегральная нелинейность которого лежит в пределах ±1 ед. младшего разряда при диапазоне входных напряжений ±500 мВ. Уровень нелинейных искажений гарантируется ниже —54 дБ при 45-МГц входном сигнале максимальной амплитуды.

Введя в ту же ИС усилитель выборки и хранения и превратив ее в 10-разрядный двух-каскадный параллельный АЦП, фирма Matsushita Electronics Corp. (Осака) сумела добиться дифференциальной нелинейности 0,15 дБ и получения в результате преобразования девяти достоверных разрядов при 100-кГц входе. Будучи построенной средствами БиКМОП-технологии, эта схема насчитывает 6000 транзисторов и потребляет мощность около 750 мВт. Применение схемы перекрывающей интерполяции и усилителя выборки и запоминания вносит определенный вклад в повышение линейности.

В 20-МГц широкополосном АЦП фирмы Analog Devices Semiconductor (Вуберн, шт.Массачусетс), построенном средствами БиКМОП-технологии, используются сигналы схем пропорционального тока. В ИС применены трехкаскадная конвейерная архитектура и дифференциальные схемы пропорционального тока, которые используются для реализации функций ЦАП, а также выборки и запоминания сигнальной дискреты. Предложенная Университетом шт.Иллинойс (Эрбана) и компанией AT&Т Bell Laboratories (Марри-Хилл, шт.Нью-Джерси) двухшаговая схема рециркуляции, способная работать с производительностью 15*106 отсчет/с, позволила построить 10-разрядный преобразователь. В состав этого полностью дифференциального преобразователя входят умножающий ЦАП с конденсаторной матрицей и параллельный АЦП с резисторной цепочкой.

Рекордное разрешение

Повышая разрешающую способность своих изделий до рекордного для монолитных АЦП уровня фирма Crystal Semiconductor Corp. (Остин шт.Техас) продемонстрирует 20-разрядный дельта-сигма-преобразователь, который имеет столь высокие параметры, как отношение сигнал/шум 110 дБ и суммарные нелинейные искажения 130 дБ при ширине полосы от 0 до 500 Гц. ИС дельта-сигма-преобразователя четвертого порядка содержит модулятор и первый из трех каскадов цифровой фильтрации. Фирмой Analog Devices Inc. (Уилмингтон, шт.Массачусетс) будет представлен доклад о построенном из двух ИС АЦП с последовательным выходом и средствами автокалибровки, который выдает 18-разрядное слово данных за 10 мкс. Преобразователь использует автокалибровку для исправления ошибок, обусловленных рассогласованием емкостей конденсаторов. При подаче на вход преобразователя 16-кГц сигнала с максимальной допустимой амплитудой измеренный уровень суммарных нелинейных искажений составляет —96 дБ.

Наблюдается прогресс и в повышении степени интеграции ИС связного назначения, которые оперируют смешанными сигналами. Так, фирмы National Semiconductor и SGS-Thomson Microelectronics (Гренобль, Франция) подробно опишут на секции 2 приемопередатчик 2B1Q интерфейса V для сети ISDN. В состав ИС входят процессор цифровых сигналов для приемопередатчика, работающего с базовой скоростью, узел аналоговой поддержки для генератора, управляемого напряжением, устройство балансировки диф-системы и фильтр приемника. Она, кроме того, содержит 13-разрядный АЦП с последовательной апроксимацией. Сочетая ряд ЦАП и АЦП с программируемыми фильтрами на переключаемых конденсаторах, фирма Phylon Communications (Фримонт, шт.Калифорния) спроектировала ИС входного каскада модема. Эта ИС, кроме того, включает в себя программируемую схему балансировки дифсистемы и многоканальный цифровой контроллер ввода-вывода. Совместно с внешними цифровыми процессорами сигналов ИС способна работать в соответствии со всеми протоколами МККТТ, обеспечивая передачу со скоростью от 300 до 14,4 кбит.

Чтобы извлечь из сигналов полезную информацию, их нередко необходимо подвергать преобразованию, фильтрации и какой-либо другой обработке. Рассмотрение ряда ИС цифровых процессоров сигналов, запланированное на секции 7, покажет, с каким высоким быстродействием могут выполняться некоторые подобные манипуляции. Располагая на своей ИС цепями аналоговой и цифровой обработки сигналов, фирма Mitsubishi может осуществлять обработку 30-МГц сигналов с 8-разрядной точностью. ИС способна выполнять 1,69 млрд. операций сложения и умножения за 1 с при дискретизации аналогового входного сигнала, имеющего частоту 30 МГц. С помощью этой схемы можно реализовать КИХ-фильтр реального масштаба времени с аналоговым входом и 28 отводами.

Другой гибридный процессор для аналоговой цифровой обработки сигналов был спроектирован фирмой Fujitsu и предназначен для декодирования сигналов телевещания по стандарту NTSC. На одном кристалле проектировщики реализовали такие устройства, как 6-разрядный АЦП с псевдослучайной добавкой, АРУ, схемы выделения синхросигналов и три 7-разрядных ЦАП.

Фирма Texas Instruments и Лаборатория схемотехники и систем Университета шт.Калифорния (Лос-Анджелес) совместно разработали КИХ-фильтр с 64-отводами и цифровым входом, который способен работать на частоте 100 МГц. Схема была реализована на базе вентильной матрицы фирмы TI, которая построена средствами БиКМОП-технологии, однако спроектирована с помощью программного пакета компиляции (компоновки) фильтра. Входной и выходной порты фильтра имеют 12-разрядную ширину, причем во всех оперативных вычислениях фильтра поддерживается 14-разрядная точность.

Научные сотрудники кафедры электротехники и вычислительной техники Университета шт.Калифорния (Беркли) воспользовались схемами с самосинхронизацией для построения ИС полностью асинхронного цифрового процессора сигналов. Выполняемое ими исследование направлено на разработку архитектуры для будущих высокоскоростных ИС, в которых было бы непрактичным использовать тактовые сигналы глобальной синхронизации. Совместная работа самосинхронизирующихся секций организуется с помощью выполняемого за четыре машинных цикла протокола установления связи, что позволяет отрабатывать команду за время от 73 до 337 нс.

Фирма Matsushita Electric Industrial Co. опишет ИС процессора изображений, работающего с быстродействием 200 млн. команд в секунду. На этой ИС имеются четыре процессорных элемента и контроллер ввода-вывода, которые позволяют ей на локальном уровне выполнять процедуры обработки изображения и извлечения из него характерных признаков. На секции 9 представители фирмы Fujitsu сделают доклад о схеме цифрового процессора сигналов, работающего со скоростью 1 млрд. операция/с и построенного на основе приборов с джозефсоновским переходом. Эта ИС содержит 6300 логических элементов на приборах с переходом Джозефсо-на, причем некоторые из них образуют 8-разрядное множительное устройство, позволяющее выполнять операцию умножения за 230 пс, а другие — 13-разрядное АЛУ, реализующее операцию сложения за 410 пс.

Выходные данные:

Журнал "Электроника" том 63, No.03 (832), 1990г - пер. с англ. М.: Мир, 1990, стр.11

Electronics Design Vol.38 No.1 January 11, 1990 A Penton Publication

Electronics Design Vol.38 No.2 January 25, 1990 A Penton Publication

Dave Bursky. Spectrum of circuit colors LSSCC, ED, 1990, No.1, pp.51,52,54,56.

Раздел: МЕТОДЫ, СХЕМЫ, АППАРАТУРА

Тема:     Конференции





Дата последнего изменения:
Thursday, 21-Aug-2014 09:10:55 MSK


Постоянный адрес статьи:
http://az-design.ru/Support/Archiv/Elc1990/D19900125Elc007.shtml