Правильная ссылка на эту страницу
http://az-design.ru/Support/HardWare/AMI/D19830922Elc036.shtml

Оптимизированные логические n-канальные МОП-схемы на однотранзисторных вентилях

УДК 681.325.65

Стерлинг Уитейкер (Sterling Whitaker)
Фирма American Microsystems Inc. (Санта-Клара, шт.Калифорния)

Sterling Whitaker. Pass-transistor networks optimize a-MOS legic, pp.144—148

Описываются формализованные методы проектирования логических схем на однотранзисторных передаточных вентилях, которые позволяют уменьшить площадь, задержки и мощность потребления n-канальных МОП-схем высокой сложности.

Традиционные методы проектирования логических кристаллов предусматривают компоновку блоков из дискретных приборов и ИС малого уровня интеграции. Такой подход на сегодняшний день, когда схемы выходят на сверхвысокий уровень интеграции, становится все менее эффективным. Конструкторы высокопроизводительных недорогих кристаллов СБИС должны уменьшать мощность потребления, задержки и площадь кристаллов МОП ИС. Однако традиционные методы логического проектирования, в которых функции представлены в виде «черного ящика», не способствуют решению этих задач.

Для улучшения упомянутых трех показателей ИС можно экспериментально отработать схемы и конструкции многих видов комбинационных логических схем, передаточных вентилей и передаточных МОП-транзисторов, которые влияют на потребление мощности, быстродействие и размеры кристаллов ИС. Спроектированные по определенной системе схемы на передаточных транзисторах позволяют свести сложные функции к высокорегулярным структурам, которые работают быстрее обычных логических n-канальных МОП-схем, занимают на кристалле втрое меньшую площадь и потребляют в восемь раз меньшую мощность.

До сих пор проектирование схем на передаточных транзисторах было больше искусством, чем наукой. Уже первые специалисты по проектированию СБИС — в том числе Карвер Мид и Лин Конвей — предлагали использовать передаточные однотранзисторные вентили (ПОВ) в регистрах, триггерах, мультиплексорах и некоторых комбинационных логических структурах1{Электроника, 1981, №21, с.112}. Предлагаемые ниже более формализованные методы проектирования позволяют распространить преимущества однотранзисторных передаточных вентилей вд такие сложные схемы, которые невозможно синтезировать только на основе интуиции и опыта; кроме того, эти методы позволяют получить синтетические способы верификации схем на однотранзисторных вентилях, спроектированных неформализованными методами.

Основные положения

На рис.1 приведены однотранзисторный передаточный вентиль и его логическая функция. Когда на управляющий вход подан высокий уровень напряжения, транзистор находится в проводящем состоянии и передает логический уровень с входа на выход. Когда на управляющем входе установлено низкое напряжение, транзистор выключен и его выход находится в состоянии с высоким импедансом (в неопределенном состоянии). Конструкторы строят схемы на однотранзисторных передаточных вентилях (рис.1,в) посредством объединения выходов однотранзисторных передаточных вентилей, с которых снимаются входные сигналы для следующих за ними транзисторов.


Рис.1. При работе МОП-транзистора в режиме передаточного вентиля (а) сигнал с его стока передается на исток. Как следует из таблицы истинности (б) такого вентиля, при закрытом транзисторе его выход находится в состоянии с высоким импедансом (в неопределенном состоянии). В схемах на таких однотранзисторных передаточных вентилях передаточные и управляющие переменные распределяются по линиям, перпендикулярным друг другу (в).

Высокий уровень сигнала на входе однотранзисторного передаточного вентиля на его выходе становится меньше на величину порогового напряжения. Этот уменьшенный уровень проходит без дальнейшего снижения через все последующие транзисторы. Вследствие такого уменьшения уровня сигнала для возбуждения управляющих входов однотранзисторных вентилей используются обычные буферные элементы, а не выходные сигналы с аналогичных вентилей.

Рассмотрим формализованное проектирование схемы на однотранзисторных вентилях на примере логического элемента Исключающее-НЕ-ИЛИ (рис.2). Обычная таблица истинности дополнена колонкой, в которой для каждого входного состояния указано, какие входные переменные (или их дополнения) можно передать на выход элемента, чтобы получить требуемую функцию. Когда обе переменные (А и В) равны нулю, на выходе должна быть 1. В этом случае на выход можно передать сигнал A̅ или B̅. Сумма A̅ + B̅ называется передаточной функцией.


Рис.2. С помощью таблицы истинности (а), дополненной передаточными функциями, можно модифицировать обычные методы логического проектирования применительно к схемам на однотранзисторных передаточных вентилях. Передаточные функции вводятся в карту Карно (б), при этом одинаковые передаточные переменные объединяются в контуры. Полученный таким образом логический элемент Исключающее-НЕ-ИЛИ состоит всего из двух приборов (в).

Для каждого набора входных переменных передаточные функции вносятся затем в соответствующие ячейки обычной карты Карно (рис.2,б). Чтобы направить передаточные переменные на выход схемы, они группируются таким образом, чтобы получить управляющие функции, возбуждающие управляющие входы одно-транзисторных передаточных вентилей Левый контур (рис. 2,б) объединяет сигналы B̅, управляемые сигналом A̅; правый контур объединяет сигналы B, управляемые сигналом A.

На рис.2,в показана полученная схема логического элемента на однотранзисторных передаточных вентилях; ее задержка равна задержке всего одного транзистора, а в ее состав входят всего два прибора. Статическая рассеиваемая мощность для этой схемы, определяемая только токами утечки стоковых и истоковых областей транзисторов на подложку, пренебрежимо мала. На рис.3 изображены другие основные логические функции: И, НЕ-И, ИЛИ, НЕ-ИЛИ и Исключающее-ИЛИ, которые можно получить точно таким же образом, что и функцию Исклю-чающее-НЕ-ИЛИ.


Рис.3. На двух транзисторах можно реализовать как логический элемент Исключающее-НЕ-ИЛИ, показанный на рис.2, так и пять остальных базовых логических функций двух переменных. Для этого на входы X и Y схемы (а) следует подавать их значения, приведенные в таблице (б).

Эти простые схемы выгодно отличаются от традиционных схем на n-канальных МОП-транзисторах, которые содержат по пять транзисторов, имеют значительные задержки нарастания или спада и содержат один узел, рассеивающий статическую мощность. К/МОП-вентили статической мощности не рассеивают, однако в их состав входит по восемь транзисторов и они имеют задержки нарастания и спада.

Синтез схем на ПОВ

К проектированию более сложных логических функций можно подходить так же, как и к проектированию простых логических элементов: используя таблицу истинности, дополненную передаточными функциями, и модифицированную карту Карно для получения управляющих функций. Группы переменных для получения управляющих функций в карте Карно можно строить с помощью методов, напоминающих методы приведения минтермов при обычном проектировании логических схем. Однако эти правила приведения отличаются от правил для обычных карт Карно в трех отношениях.

Во-первых, выходной сигнал однотранзисторного передаточного вентиля не определен, когда на его затворе отсутствует сигнал, поэтому соответствующую переменную следует пропускать на выход для каждого состояния карты, в котором ее выходной сигнал определен. (В обычной карте Карно следует объединять только состояния с истинными выходными сигналами.) Во-вторых, в одном состоянии на выход можно передавать более одной переменной, так как передаточные функции на карте гарантируют, что все передаваемые переменные имеют одинаковый логический уровень. И наконец, в-третьих, при включении в контур неопределенного состояния оно заменяется передаточной функцией, которая определяется объединенной с ним другой переменной.

Входные переменные должны быть разделены на два набора — передаточных и управляющих переменных. Это нужно для того, чтобы можно было использовать модифицированные карты Карно при проектировании схем на однотранзисторных вентилях. Карты не всегда позволяют точно определить, целесообразно ли такое разделение или нет, особенно при большом числе переменных. В этом случае может помочь одно соображение: понимание связи между схемами на однотранзисторных передаточных вентилях и канонической формой Булевых уравнений в виде суммы логических произведений.

Любые возможные функции логических переменных можно синтезировать в виде одной схемы на однотранзисторных передаточных вентилях, Мид и Конвей рассмотрели такой генератор функций для арифметико-логического устройства. Возьмем в качестве примера схему на рис.4.

Каждое из возможных состояний входного слова АВ включает одну и только одну из четырех передаточных линий P<sub>1</sub>—P<sub>4</sub>, соединяя соотве
Рис.4. Каждое из возможных состояний входного слова АВ включает одну и только одну из четырех передаточных линий P1—P4, соединяя соответствующий ей вход с выходом схемы. Поэтому выбором нужной комбинации логических сигналов на передаточных линиях такой схемы можно реализовать любую функцию переменных А и В.

Для каждого из четырех возможных состояний управляющих переменных А и В к выходу подключается одна из передаточных линий P1—Р4. Для получения функции А-Исключающее-ИЛИ-В, например, на входные передаточные линии подается код 0110.

Входной сигнал определяет функцию

Такая схема полезна тем, что она может выполнять различные функции путем лишь установления нужного входного кода на передаточных линиях. Действительно, эту схему можно расширить, реализовав все возможные функции N переменных, для чего потребуется 2N передаточных линий и N2N транзисторов. Для многих схем произвольной логики такая высокая гибкость не требуется. Однако для них требуется возможность выполнить заданную функцию на минимально возможной площади, с минимальной мощностью и задержкой и с минимальными усилиями.

Введение в схему рис.4 в нужных местах третьей переменной С или ее дополнения (или постоянных 1 или 0) посредством включения транзисторов в передаточные линии позволяет получить любую конкретную функцию трех переменных. (Это утверждение легко можно подтвердить с помощью канонической формы Булевых уравнений в виде суммы логических произведений.) Из восьми минтермов, которые можно построить из трех переменных, максимум четыре будут входить в любую конкретную функцию. Пятый минтерм всегда можно объединить с одним из этих четырех. Любая передаточная линия данной схемы реализует логическое произведение АВР1. Так как каждой возможной комбинации входных сигналов А и В соответствует выбранное состояние одной из передаточных линий, выходной сигнал схемы всегда будет определен.

Более того, любую конкретную функцию N переменных всегда можно реализовать с помощью 2(N—1) управляющих и 2N-1 передаточных линий, а также N2N-1 транзисторов. Эти цифры, однако, относятся к наихудшему случаю. В функции фактическое количество минтермов может быть меньше максимального, а некоторые из них можно объединять в комбинации.

При записи Булевых уравнений в так называемой передаточной канонической форме их можно в общем виде преобразовывать непосредственно в схемы на однотранзисторных передаточных вентилях. Эти схемы, как видно из их структуры, непосредственно реализуют Булево уравнение следующего вида:

F = P1F1(C1,...,Cm) + … + PnFn(C1,...,Cm),

где Fi — управляющие функции, получаемые последовательным и параллельным соединением передаточных транзисторов, Ci — управляющие переменные (сигналы управления затворами этих транзисторов) и Pi — передаточные переменные.

Функции Fi представляют собой полное и непересекающееся множество: их логическая сумма равна 1, а логическое произведение любой их пары равно 0. Эти условия гарантируют, что каждый набор управляющих переменных выбирает одну и только одну передаточную переменную. Они легко удовлетворяются, так как на карте Карно для переменных Ci функции Fi изображаются в виде непересекающихся контуров, покрывающих всю карту. Естественно, что если нужно получить в схеме некоторое выходное состояние с высоким импедансом, то соответствующую этому состоянию управляющую функцию можно специально удалить из схемы.

Как видно из приведенного выше уравнения, ни одна передаточная переменная не входит ни в одну из управляющих функций, так что в этом уравнении вовсе не обязательно использовать более одной передаточной переменной. Однако при нескольких передаточных переменных обычно получается более плотноупакованная и быстродействующая схема. Для расчета максимального количества передаточных переменных в Булевом уравнении, записанном в виде суммы приведенных минтермов, можно применять простой алгоритм.

Простая логика

Для простых логических функций схемы на однотранзисторных передаточных вентилях дают существенный выигрыш по сравнению с их традиционными реализациями, однако требования к рабочим характеристикам ограничивают их размер и применимость. Сигнал, передаваемый на выход схемы, проходит через каналы нескольких приборов, каждый из которых имеет конечное сопротивление в открытом состоянии и конечные емкости относительно затвора и подложки. Поэтому задержка в такой схеме увеличивается пропорционально квадрату числа передаточных транзисторов. В обычных логических вентилях эти задержки просто поочередно складываются. Постоянная времени RC, связанная с каналом одного передаточного транзистора, составляет примерно 0,2 нс. Задержка обычного логического каскада равна примерно 2 нс.

На обычных вентилях НЕ-И или НЕ-ИЛИ можно реализовать любую функцию в три логические ступени. Однако в схемах на однотранзисторных вентилях могут потребоваться еще и обычные буферные каскады на выходе, которые восстанавливали бы логические уровни и управляли следующими каскадами. Поэтому для корректного сравнения к задержке схемы на одно-транзисторных вентилях следует прибавить одну задержку логического вентиля.

Время прохождения сигнала через пять передаточных транзисторов и обычный буферный каскад получается примерно равным задержке сигнала при прохождении через три обычных логических каскада. Эти пять транзисторов соответствуют пяти управляющим переменным, которые могут пропускать как минимум одну, а возможно, и несколько передаточных переменных. Таким образом, функции шести и менее переменных генерируются на однотранзисторных вентилях быстрее, чем в обычных логических схемах; более сложные функции не всегда оказываются приемлемыми для них.

Как и обычные логические элементы НЕ-И, программируемые логические матрицы срабатывают за время, равное трем задержкам в логических каскадах, однако в выполняемую ими функцию может входить большое число переменных. В отличие от схем на передаточных однотранзисторных вентилях, которые, по существу, представляют собой функции, организованные по схеме монтажное-ИЛИ, в ПЛМ и в схемах на обычных элементах НЕ-И каждый минтерм функции формируется независимо. Это позволяет использовать один минтерм сразу в нескольких выходных функциях. Часто Несколько функций получается из одного набора входных переменных, так что уменьшение числа транзисторов в ПЛМ и обычных схемах на элементах НЕ-И зачастую компенсирует те дополнительные затраты площади кристалла, которые требуются для разводки шин земли и размещения нагрузочных приборов, и те, которые обусловлены большим количеством транзисторов на функцию.

Схемы на однотранзисторных передаточных вентилях нельзя считать наилучшим техническим решением всех проблем комбинационной логики; оригинальные особенности делают их наиболее подходящими для конкретных приложений — например, для выполнения относительно несложных функций произвольной логики. В них также весьма естественно реализуется выходное состояние с высоким импедансом (выключение выхода), что чрезвычайно удобно в шинных формирователях и мультиплексорах.

Итеративные матрицы

Обычно схемы на однотранзисторных передаточных вентилях оказываются наилучшим средством реализации еще одного важного класса логических функциональных блоков: итеративных матриц. Итеративные логические схемы, которые часто используются в компараторах абсолютных величин и сумматорах, в процессе получения окончательного выходного результата формируют последовательность промежуточных результатов. Последовательная обработка данных требуется во всех логических устройствах, поэтому схемы на однотранзисторных передаточных вентилях всегда обеспечивают меньшие задержки, чем обычные логические схемы.

Рассмотрим итеративный компаратор абсолютных значений, показанный на рис.5. Его одноразрядный элемент сравнивает старший разряд числа A со старшим разрядом числа B. Промежуточные результаты сравнения C и D передаются затем в элемент следующего по старшинству разряда, в котором они вместе со следующими разрядами чисел A и B используются для завершения операции сравнения. Процесс повторяется до тех пор, пока в элементе младшего разряда не будет получен окончательный результат.

Эта итеративная цепочка элементов осуществляет сравнение двух чисел А и В. При сравнении двух старших разрядов получается промежуточный результат, кот
Рис.5. Эта итеративная цепочка элементов осуществляет сравнение двух чисел А и В. При сравнении двух старших разрядов получается промежуточный результат, который поступает на элемент следующего по старшинству разряда (вправо) и используется при сравнении в этом разряде. Каждый из элементов выполняет одинаковые операции, а конечный результат снимается с выхода элемента младшего разряда.

Для j-ro элемента выходной сигнал Cj равен 1, если Aj больше Bj и Dj+1 равно 0 или если Cj+1 равно 1. Выходной сигнал Dj равен 1, если Dj+1 равно 1 или если Aj меньше Bj и Cj+1 равно 0. Эти условия определяют выходные сигналы схемы в целом: C равно 1, если A больше В, D равно 1, если B больше A. При C и D, равных 0, числа A и B равны.

Для переменных Cj и Dj составлены таблицы истинности (с помощью описанных выше методов) и в карту Карно введены передаточные функции. Карта Карно для Cj (рис.6) показывает, как передаточная переменная Cj +1 включается в контур для управляющей функции Aj+Bj, а переменная Dj+1 — в контур для функции AjBj. Аналогичным образом выполнено преобразование карты Карно для Dj.

Для j-го элемента компаратора, показанного на рис.5, выходной сигнал C<sub>j</sub> определяется картой Карно как функция от соответствующих разрядов ч
Рис.6. Для j-го элемента компаратора, показанного на рис.5, выходной сигнал Cj определяется картой Карно как функция от соответствующих разрядов чисел A и B и выходных сигналов Cj+1 и Dj+1 предыдущего элемента. Пунктирные контуры показывают, что комбинация управляющих сигналов Aj + Bj пропускает передаточную переменную Cj+1, а комбинация AjBj — передаточную переменную Dj+1.

Полученная в результате схема одного элемента компаратора абсолютных величин, выполненная на однотранзисторных передаточных вентилях, показана на рис.7. Ее площадь составляет 3024 мкм2 — всего 34% от 8840 мкм2, занимаемых обычными логическими схемами. Для сравнения задержек было выполнено моделирование обоих вариантов схемы с использованием параметров, взятых из их топологии.

Один элемент компаратора рис. 5 выполняется всего на восьми передаточных транзисторах. Этот элемент занимает на кристалле площадь 3024 мкм<sup>2</sup>
Рис.7. Один элемент компаратора рис. 5 выполняется всего на восьми передаточных транзисторах. Этот элемент занимает на кристалле площадь 3024 мкм2, что в три раза меньше по сравнению с аналогичным элементом на обычных n-канальных МОП-схемах. Кроме того, такой элемент практически не потребляет мощности в статическом режиме.

Как говорилось выше, схемы на однотранзисторных передаточных вентилях представляют собой RC-линии задержки, а сигналы в этих линиях подчиняются уравнению диффузии. Такая задержка имеет вид An2 + B, где n — количество элементов в компараторе, а A и A — постоянные величины. Задержки в обычных логических схемах описываются выражением вида Сn. Постоянная С больше А отчасти потому, что емкости схем на однотранзисторных вентилях получаются меньше благодаря меньшему количеству транзисторов на функцию. Это уменьшение числа транзисторов повышает регулярность схемы, сокращает полные емкости межсоединений и затворных электродов и полностью исключает нагрузочные обедненные приборы и емкости их затворов.

На рис.8 приведены результаты сравнения задержек схемы на однотранзисторных вентилях и обычной схемы в зависимости от числа разрядов компараторов. При восьми разрядах и менее схемы на однотранзисторных вентилях имеют более высокое быстродействие. При большем числе разрядов они тоже могут оказаться более быстродействующими, если дополнить схему обычными буферными каскадами. Такие каскады следует размещать в тех местах схемы, в которых полная задержка с учетом дополнительного однотранзисторного каскада становится больше задержки в буфере и следующем за ним каскаде на однотранзисторных вентилях.

Задержка сигнала в схеме компаратора абсолютных величин, выполненной на однотранзисторных передаточных вентилях, увеличивается с ростом количества кас
Рис.8. Задержка сигнала в схеме компаратора абсолютных величин, выполненной на однотранзисторных передаточных вентилях, увеличивается с ростом количества каскадов. Если количество каскадов становится больше восьми, то однотранзисторные передаточные вентили следует дополнить обычными буферными каскадами.

При числе разрядов восемь и менее потребление мощности в схеме на однотранзисторных передаточных вентилях пренебрежимо мало. Если число разрядов больше восьми, то включенные в схему дополнительные буферы вносят в нее два узла рассеяния мощности. В схемах на обычных логических элементах каждый элемент имеет по два таких узла, поэтому ее полная рассеиваемая мощность в восемь раз больше мощности схемы на однотранзисторных вентилях.

Выходные данные:

Журнал "Электроника" том 56, No.19 (675), 1983г - пер. с англ. М.: Мир, 1983, стр.55

Electronics Vol.56 No.19 September 22, 1983 A McGraw-Hill Publication

Sterling Whitaker. Pass-transistor networks optimize a-MOS legic, pp.144—148

Раздел: МЕТОДЫ, СХЕМЫ, АППАРАТУРА

Тема:     Проектирование СБИС





Дата последнего изменения:
Thursday, 21-Aug-2014 09:10:44 MSK


Постоянный адрес статьи:
http://az-design.ru/Support/HardWare/AMI/D19830922Elc036.shtml