Правильная ссылка на эту страницу
http://az-design.ru/Support/HardWare/Harris/D19840405Elc026.shtml

8- и 16-разрядные процессоры— наиболее сложные К/МОП-схемы с высокоуровневой архитектурой

УДК 621.3.049.774.2:681.325.5

Уолтер Дж. Неверски (Walter J. Niewierski)
Фирма Harris Semiconductor Corp. (Мелберн, шт.Флорида)

Walter J. Niewierski. 8- and 16-bit processors;round out ligh-Ievel C-MOS architecture options, pp.116—120.

При соответствующем выборе нужных приборов из широкой номенклатуры микропроцессоров разработчики микросхем могут строить свои изделия либо с применением малого числа микросхем, либо с реализацией полных мультипроцессорных возможностей. Описаны микропроцессорные семейства 80С86 и 80С88 фирмы Harris Semiconductor, изготавливаемые в соответствии с вариантом К/МОП-технологии SAJI.

В прошлом разработчики систем оказывались практически в безвыходном положении, когда им приходилось выбирать между комплементарными МОП- и n-канальными МОП-микропроцессорами. Применение n-канальных МОП-схем обеспечивало относительно высокие скорости, однако большая мощность потребления требовала принятия дополнительных мер для отвода тепла. Для уровня интегральных схем это приводило к повышенным температурам кристаллов, отрицательно сказывавшимся на надежности и долговечности, а также к необходимости использования корпусов больших размеров, что вызывало увеличение дорогостоящей площади схемных плат, занимаемой микросхемами. Для уровня системы это означало необходимость применения радиаторов теплоотвода, вентиляторов и воздуховодов — только при таком условии можно было обеспечить отвод выделяемого тепла, а размещение указанных компонентов приводило к увеличению габаритов устройств.

Решение проблемы теплоотвода

С увеличением числа транзисторов, размещаемых на одном кристалле, величина мощности рассеяния для n-канальных МОП-схем растет экспоненциально (рис.1). Это вынуждает промышленность переходить на К/МОП-схемы, поскольку по своим техническим характеристикам, в частности по быстродействию и функциональной насыщенности, они практически не уступают n-канальным МОП-схемам, но имеют гораздо меньшую мощность потребления, т.е. число элементов на кристалле можно увеличить без ущерба для рассеяния тепла.

Мощность потребления. Экспоненциальный рост мощности потребления n-канальных МОП-схем с увеличением плотности компоновки заставляет переходить на мало
Рис.1. Мощность потребления. Экспоненциальный рост мощности потребления n-канальных МОП-схем с увеличением плотности компоновки заставляет переходить на маломощные комплементарные МОП-схемы. Пониженная мощность потребления К/МОП-схем позволяет создавать более плотноупакованные устройства.

К/МОП-схемы имеют несколько меньшее быстродействие, но и меньшую мощность потребления, так что им не свойственны проблемы рассеяния тепла, присущие n-канальным МОП-схемам. Поэтому кристаллы можно упаковывать в корпуса меньшего размера, и машина в целом становится более легкой и компактной.

Например, разработанный фирмой Harris Corp. для корпорации Digital Equipment набор ИС J-11, изготовляемых по К/МОП-технологии с самосовмещением и изоляцией переходами (SAJI)1{Электроника, 1982, №25, с.29}, содержит процессор данных и устройство управления, которые вместе эмулируют аппаратные и программные функции мини-компьютера PDP-11/70 корпорации DEC. Микрокомпьютер J-11 питается от одного напряжения +5 В и потребляет мощность менее 1 Вт, в то время как эквивалентная логическая схема для мини-компьютера PDP-11/70 размещается на 20 печатных схемных платах и потребляет 800 Вт. Эквивалентный n-МОП-микрокомпьютер, по-видимому, просто не удалось бы изготовить из-за его высокой мощности потребления.

Высокая плотность компоновки

Высокая мощность потребления n-канальных МОП- и биполярных схем имеет еще один недостаток. Тепло, выделяемое многими такими микросхемами, нельзя достаточно эффективно отвести при использовании стандартных керамических безвыводных носителей кристаллов или дешевых пластмассовых корпусов. А схемы 16-разрядного семейства 80C86 и 8-разрядного семейства 80C88 фирмы Harris, изготавливаемые по К/МОП-технологии SAJI, можно с успехом размещать как в стандартных для промышленности носителях кристаллов, так и в пластмассовых и керамических корпусах с двухрядным расположением выводов (DIP). В настоящее время проводится работа, направленная на создание пластмассовых носителей кристаллов с выводами для упаковки изделий семейств 80C86/88, что должно еще более упростить компоновку с высокой плотностью и снизить ее стоимость.

Повышение плотности компоновки можно реализовать не только на уровне микросхем, если создавать модульные системы с применением носителей кристаллов и керамических подложек типа DIP. Например, несколько микросхем, конструктивно оформленных в носителях кристаллов, можно установить на одну керамическую подложку, что обеспечит более высокий уровень интеграции для одного корпуса. В стандартной конфигурации микрокомпьютера J-11 микросхемы процессора данных и устройства управления устанавливаются на 60-контактной подложке, конструктивно оформляемой в носителе кристаллов с 84 контактныхми площадками, причем предусматривается возможность прикрепления двух дополнительных микросхем управления к нижней стороне этого корпуса. Такой способ конструктивного оформления может пригодиться, например, когда требуется расширенный набор инструкций.

Аналогичным образом можно собирать модули памяти с высокой плотностью компоновки. Так, буферизованный модуль К/МОП запоминающего устройства с произвольной выборкой, HM-92570 фирмы Harris, содержит 16 К/МОП ЗУПВ емкостью 16К типа HM-6516 на одной подложке DIP вместе с дешифраторами адреса и буферами сигналов. Вся микросистема памяти емкостью 265К размещается на одной 48-контактной подложке DIP размером около ЗЗ*68 мм.

Современные К/МОП-схемы характеризуются не только значениями плотности компоновки, свойственными n-канальным МОП-схемам, но и достигают сравнимых с ними уровней быстродействия. Как 16-разрядные микропроцессоры 80С86, так и 8-разрядные приборы 80C88 работают с тактовой частотой 5 МГц, что соответствует скоростным характеристикам n-канальных МОП-схем, причем в III квартале 1984г. должны появиться 8-МГц варианты этих микропроцессоров. Для обоих микропроцессоров создан полный набор вспомогательных схем, при помощи которых подключаются периферийные устройства и реализуются шины с рабочей частотой 5 МГц, причем некоторые из этих вспомогательных микросхем работают и на частоте 8 МГц.

Статические схемы

С точки зрения разработчика системы, оценивающего сравнительные достоинства К/МОП-и n-канальных МОП-схем, еще более важное значение имеет тот факт, что К/МОП-схемы легче использовать в статических системах. Статические процессоры, такие, как 80C86, 80C88 и J-11, сохраняют значения данных и содержимое внутренних регистров при останове генератора тактовой частоты и немедленно возобновляют работу после запуска генератора. Если всю машину можно остановить, а мощность потребления в режиме ожидания снизить до уровня, соответствующего субмиллиамперным токам, это удлиняет срок службы батарей и снижает ток потребления машины. Анализ функций ЭВМ при разработке и наладке также упрощается, поскольку сложные операции шины можно выполнять в шаговом режиме (по одному циклу тактовой частоты за один шаг).

К/МОП-схемы также предоставляют разработчику возможность выбирать оптимальные скоростные и мощностные характеристики изделия, сохраняя при этом максимальное быстродействие. Рабочая мощность К/МОП-схем зачастую указывается в мА/МГц, поскольку мощность является функцией частоты переключения — другими словами, с уменьшением частоты переключения кристалла уменьшается и мощность потребления (и наоборот). Если, однако, установить данное соотношение на ранней стадии разработки, это послужит важным фактором для успешного создания маломощной и, следовательно, легкой и компактной конструкции. Прямое сравнение мощностей потребления К/МОП- и n-канальных МОП-схем с использованием значений рабочих и холостых токов в наихудших условиях показывает, что рабочая мощность потребления машины на К/МОП-схемах зачастую составляет менее 10% мощности потребления (в худшем случае) для n-канальных МОП-схем (см. таблицу). Например, рабочий ток микропроцессора 80C86 составляет 50 мА при частоте 5 МГц против 340 мА для n-канального МОП-микропроцессора 8086 (рис.2).

Данные относительно потребления тока в наихудших условиях

n-канальные полярные

МОП/би-схемы

К/МОП-схемы

Номер микросхемы

Рабочий ток IСС OP, мА

Номер микросхемы

Рабочий ток IСС OP, мА

Холостой ток IСС SB, мкА

8086

340

80C86

50

500

8251А

100

82C52

3

10

8254

140

82C54

10

10

8255А

120

82C55А

3

10

8259А

85

82C59А

3

10

8282(2)

320

82C82 (2)

6

20

8283(2)

320

82C83 (3)

6

20

8286(2)

320

82C86 (2)

6

20

8287(2)

320

82C87 (2)

6

20

8284А

162

82C84А

40

10

8288

230

82C88

5

10

ЗУПВ 2К*8 бит (2)

180

HM-6516

20

100

ПЗУ 2К*8бит (2)

125

HM-6616

30

100

Итого:

2762

 

 

 

ICCOP

 

 

188

 

ICCSB

 

 

 

840

Сравнение К/МОП и n-МОП. Технология маломощных К/МОП-схем в сочетании со средствами реализации статического режима обеспечивает для 16-разрядного микр
Рис.2. Сравнение К/МОП и n-МОП. Технология маломощных К/МОП-схем в сочетании со средствами реализации статического режима обеспечивает для 16-разрядного микропроцессора 80С88 меньшие токи потребления и увеличенный диапазон рабочих частот по сравнению с аналогичными параметрами n-канальных МОП-микросхем.

Еще большая экономия мощности — приблизительно на три порядка величины — достигается в режиме холостого хода, когда останавливается генератор тактовой частоты микропроцессорной системы и все микросхемы переходят в режим холостого хода — ожидания. Гарантированный техническими условиями ток холостого хода для микропроцессоров 80С86 и 80С88 составляет 500 мкА. Периферийные микросхемы семейства 80C86 — в том числе программируемый периферийный интерфейс 82C55А и контроллер приоритетных прерываний 82C59А — имеют токи холостого хода менее 10 мкА.

Простая замена n-канальных МОП- и биполярных схем в существующих конструкциях на К/МОП-схемы не приведет к экономическому выигрышу для системы. Подобный подход может уменьшить мощность потребления, но не обеспечит той степени экономии, которая является результатом методичного системного подхода к проектированию изделия на К/МОП-схемах. Сравнивая аналогичные изделия, построенные на n-канальных МОП- и К/МОП-схемах, легко видеть, что высокая рабочая мощность может оказать влияние на конструкцию микросистемы. Например, в экспериментальном образце n-канальной МОП-микросистемы, построенной на базе 16-разрядного микропроцессора 8086, мощность рассеяния составляет 1,7 Вт. Если в дополнение к микропроцессору 8086 ввести в микросистему n-канальную МОП-память и сочетание n-канальных МОП- и биполярных периферийных схем, мощность потребления увеличивается до 25—30 Вт в зависимости от размера микросистемы. Более того, с расчетом на возможность будущего расширения ресурсов в такой микросистеме приходится использовать весьма крупногабаритный и тяжелый источник питания мощностью 50 Вт. Температуры кристаллов в подобной микросистеме при работе будут существенно повышаться — как правило, до 40—60°С. Для отвода выделяемого тепла приходится использовать радиаторы и вентиляторы, что, если учесть необходимость установки фильтра вентилятора и прокладки воздуховодов, приводит к увеличению размера корпуса микросистемы. А это в свою очередь усложняет сборку и затрудняет транспортировку.

Выгоды уменьшения тока

Если ту же самую микросистему перевести на К/МОП-схемы, можно будет видеть, как уменьшение тока базовых схем находит свое отражение в конструкции всех элементов микросистемы. При этом, поскольку микропроцессор 80C86 имеет точно такую же архитектуру, как его n-канальный МОП-аналог, удается избежать значительных затрат, связанных с разработкой аппаратных и программных средств системы заново.

Первое, что должен сделать разработчик,— это решить, должна ли перерабатываемая микросистема работать все время. Если существуют периоды, когда она просто ожидает ввода данных или появления других событий, то можно существенно снизить мощность потребления, останавливая на такие периоды генератор тактовых сигналов.

Следующий этап процесса переработки микросистемы — это выбор микросхем памяти и периферийных приборов. К/МОП-приборы зачастую обладают теми же функциональными возможностями, что и их n-канальные МОП- и биполярные аналоги, но требуют значительно меньших токов. Переход на К/МОП-схемы дает 50-кратный выигрыш в мощности потребления для периферийных приборов и пятикратный — для приборов памяти. Благодаря применению К/МОП-схем общую мощность потребления микросистемы можно уменьшить более чем на 90%.

Более того, мощность потребления может оказаться столь низкой, что микросистема будет надежно работать даже при батарейном питании. Малая мощность потребления приводит к снижению рабочих температур кристаллов, что способствует повышению надежности и долговечности. За счет тепловыделения при работе К/МОП-схем температуры кристаллов увеличиваются всего лишь на 2—5°С, что исключает необходимость применения радиаторов и вентиляторов охлаждения. Можно отказаться от вентиляционных отверстий, чтобы обеспечить чистоту внутреннего рабочего пространства ЭВМ при эксплуатации в тяжелых окружающих условиях, причем можно создать более компактные и малые по массе герметизированные устройства. В окончательно собранном виде К/МОП-микросистема — это переносное, легкое, защищенное от внешних воздействий устройство, которое обладает такой же вычислительной мощностью, как его n-канальный МОП-эквивалент.

Различные шинные конфигурации

На базе микропроцессоров 80C86 и 80C88 можно строить самые разнообразные по конфигурации микросистемы, причем все они будут иметь малую мощность потребления, свойственную К/МОП-схемам. Микропроцессор 80C88 позволяет с успехом строить автономные микросистемы с минимальным количеством компонентов, в то время как для построения мультипроцессорных микросистем лучше подходит микропроцессор 80C86.

Одно из наиболее важных различий между микропроцессорами 80C86 и 80C88 — это способ сопряжения с внешними схемами (рис.3). Микропроцессор 80C86 предусматривает взаимодействие с внешними схемами при помощи 16-разрядных слов, передаваемых по мультиплексированной шине данных и адресов. Микропроцессор 80C88 также имеет мультиплексную шину, однако только 8-разрядную. Кроме того, младшие разряды шины микропроцессора 80С88 — это мультиплексированные линии адресов и данных, в то время как старшие разряды этой переработанной шины служат исключительно для пересылки адресов.

Число микросхем. Для построения 16-разрядной шины микропроцессора 80C86 (а) требуется больше микросхем, чем для 8-разрядной шины прибора 80C88 (б). По
Рис.3. Число микросхем. Для построения 16-разрядной шины микропроцессора 80C86 (а) требуется больше микросхем, чем для 8-разрядной шины прибора 80C88 (б). Поскольку оба микропроцессора по своей внутренней структуре являются 16-разрядными, для передачи одного 16-разрядного слова микропроцессору 80C88 требуются два цикла шины, однако благодаря конвейеризации его» быстродействие составляет от 75 до 90% показателя 16-разрядного микропроцессора 80C86.

Следствием такой переработки шины микропроцессора 80C88 являются несколько важных компромиссных решений системного характера. Одно из этих решений связано с вопросом производительности. Поскольку оба микропроцессора по своей внутренней структуре являются 16-разрядными машинами и работают с одними и теми же программными средствами, центральный процессор и память, как правило, обмениваются 16-разрядными данными. В микропроцессоре 80C86 такой обмен производится по 16-разрядной шине и обычно завершается за один цикл шины, однако в микропроцессоре 80C88 с его 8-разрядной шиной данных для переноса точно такого же 16-разрядного слова требуются два цикла шины. 8-разрядная шинная архитектура микропроцессора 80C88 на первый взгляд должна привести к значительному ухудшению технических характеристик, но здесь нужно учитывать два важных фактора. Во-первых, конвейерная архитектура микропроцессора 80C88 обеспечивает оптимальное быстродействие. В обоих микропроцессорах, 80C86 и 80C88, для запоминания данных в процессоре используется очередь инструкций, что позволяет устройству интерфейса шины микропроцессора 80C88 осуществлять упреждающую выборку данных, в то время как исполнительное устройство обрабатывает текущую инструкцию. Подобная организация уменьшает время холостого хода системной шины, так что 8-разрядная шина микропроцессора 80C88 по своей реальной скорости почти не уступает полностью 16-разрядной шине микропроцессора 80C86. Благодаря этому средняя производительность микропроцессора 80C88 составляет приблизительно 75—90% производительности 80C86.

Второй важный фактор, который необходимо иметь в виду при оценке возможностей 8-разрядной шины (и, может быть, наибольшее преимущество этой шины), заключается в том, что для ее реализации необходим меньший объем аппаратных средств. Построение 16-разрядного интерфейса микропроцессора 80C86 требует трех К/МОП-микросхем адресных регистров 82C82/83 и двух К/МОП-микросхем приемопередатчиков шины 82C86/87, чтобы обеспечить необходимое демультиплексирование шины, а это более чем вдвое повышает число микросхем, используемых для реализации 8-разрядной шины микропроцессора 80C88. Поскольку линии A8—A15 микропроцессора 80C88 используются исключительно для пересылки адресов и работают все время в течение цикла шины, никакого регистра или приемопередатчика для них не требуется. Благодаря этому число компонентов интерфейса шины сокращается вдвое.

Уменьшение числа компонентов в микросистеме, построенной на базе микропроцессора 80C88, дает несколько важных преимуществ, не последним из которых является снижение стоимости. Естественно, что уменьшение числа компонентов непосредственно сказывается на снижении стоимости. Однако при оценке экономического выигрыша необходимо принимать во внимание также уменьшение занимаемой площади печатной платы и связанное с этим снижение себестоимости при производстве.

Минимальный и максимальный рабочие режимы

Архитектуры микропроцессоров 80С86 и 80С88 содержат средства, обеспечивающие возможность построения микросистем с уменьшенным количеством компонентов. При использовании обоих микропроцессоров разработчик микросистемы может выбрать тот уровень сложности микросхемы и микросистемы, который необходим для конкретного приложения. Имея в своем распоряжении две оперативные структуры, так называемые минимальный и максимальный режимы, разработчик может задавать оптимальную конфигурацию микросистем на базе микропроцессоров 80С86 и 80С88 для каждого приложения.

Наименования обоих режимов соответствуют их функциям. В минимальном режиме центральный процессор вырабатывает все управляющие и интерфейсные сигналы, необходимые для обеспечения работоспособности микросистемы с минимальным числом компонентов. При работе в максимальном режиме используются дополнительные микросхемы интерфейса шины и управления, что делает процессы проектирования большой микросистемы и ее расширения более простыми и эффективными.

Когда микропроцессор 80C86 или 80C88 работает в минимальном режиме, на его контакты подаются все необходимые сигналы ввода-вывода и управления памятью. На рис.4 показана минимальная конфигурация автономного дистанционного контроллера, использующего микропроцессор 80C88. Три линии — передача/прием данных (DT/R̅), разрешенные данных (D̅E̅N̅) и разрешение приема адреса (ALE) — обеспечивают все функции управления регистром адреса и приемопередатчиком данных. Сигналы «ввод-вывод памяти» (IO/M̅) и «запись» (W̅R̅) используются при передачах данных памяти и В/В соответственно. Линия подтверждения прерывания (INTA) позволяет обрабатывать прерывания при использовании К/МОП-контроллера приоритетных прерываний 82С59А. Линии «захвата» (HOLD) и «подтверждения захвата» (HLDA) обеспечивают низкоуровневую поддержку мультипроцессорного режима.

Работа в минимальном режиме. Когда центральный процессор работает в минимальном режиме, он формирует все сигналы управления, необходимые для показанно
Рис.4. Работа в минимальном режиме. Когда центральный процессор работает в минимальном режиме, он формирует все сигналы управления, необходимые для показанной здесь схемы автономного контроллера. Благодаря таким особенностям К/МОП-схем, как наличие на кристалле адресных регистров в синхронных устройствах памяти, можно отказаться от внешних схем интерфейса шины 82C82 и 82C86.

Минимальная мощность в минимальных микросистемах

Как показано на рис.4, использование минимального режима может оказаться весьма эффективным для малых микросистем. Постоянные программы операционной системы микрокомпьютера содержатся в К/МОП ППЗУ емкостью 2К*8 бит типа НМ-6616 фирмы Harris; это ППЗУ потребляет ток всего лишь 15 мА при частоте сигналов разрешения 1 МГц. К/МОП ЗУПВ емкостью 16К (HM-6516) также имеет очень малую рабочую мощность (ток 10 мА). Синхронные структуры этих двух устройств памяти предусматривают привязку моментов переключения внутренних транзисторов к фронту сигналов разрешения кристалла. Такой подход обеспечивает существенное уменьшение рабочего тока по сравнению с асинхронным принципом функционирования, реализованным в n-канальных МОП- или К/МОП-схемах.

Контроллер последовательного интерфейса 82С52 обеспечивает высокоскоростную асинхронную последовательную передачу данных (со скоростью до 1 Мбод) при потреблении тока всего лишь 1 мА/МГц. Программируемый периферийный интерфейс 82C55A реализует параллельное сопряжение с устройствами ввода-вывода. Схемы интерфейса шины 82C82 и 82C86 служат для демультиплексирования шины микропроцессора 80C88 и увеличения нагрузочной способности линий адресов и данных.

Микросистема на базе 5-МГц микропроцессора 80C88 в конфигурации, показанной на рис.4, в худшем случае имеет ток потребления 130 мА. Ток для эквивалентной n-канальной МОП- или биполярной микросистемы находился бы в пределах от 1100 до 1200 мА. Минимальный режим позволяет уменьшать число микросхем в системе, особенно если разработчик умело использует некоторые специальные средства, предусматриваемые во многих К/МОП-микросхемах. Например, благодаря использованию размещенных на кристалле регистров адреса можно было бы исключить адресный регистр 82C82 и приемопередатчик шины 82C86.

Однако микросистемы минимальной конфигурации, как правило, разрабатываются для конкретных приложений и зачастую оказываются негибкими. При возникновении необходимости расширения функциональных возможностей такие микросистемы нелегко совершенствовать для реализации новых требований. Если техническое задание предусматривает простую реализацию расширения или измерений, то следует подумать об использовании максимального режима.

Для более крупных систем и микросистем, которые потребуют расширения ресурсов, максимальный режим является наиболее эффективным способом использования доступных выводов ЦП с целью управления взаимодействием отдельных узлов микросистемы. На рис.5 показано, что восемь линий управления, которые использовались в минимальной конфигурации, теперь имеют измененные функции (функции выводов минимального режима указаны в круглых скобках).

Работа в максимальном режиме. Максимальный режим микропроцессора 80С88 позволяет более эффективно использовать доступные выводы ЦП. Путем увеличения ч
Рис.5. Работа в максимальном режиме. Максимальный режим микропроцессора 80С88 позволяет более эффективно использовать доступные выводы ЦП. Путем увеличения числа контроллеров шины можно легко реализовать раздельные шины системы и В/В для мультипроцессорных приложений без увеличения потребляемой мощности.

Три линии (S0, S1 и S2) служат для передачи информации о состоянии ЦП в К/МОП-контроллер шины 82C88. Этот контроллер декодирует сигналы линий состояния микропроцессора 80C88 и выдает сигналы управления шиной, памятью и вводом-выводом. Шесть сигналов интерфейса шины минимального режима (W̅R̅, ALE, INTA, D̅E̅N̅, DT/R̅ и IO/M̅) также поступают в контроллер 82C88, где при различных сочетаниях сигналов W̅R̅ и IO/M̅ формируются три набора сигналов, расширяющих возможности микросистемы: чтение памяти и В/В; упреждающая запись памяти и В/В; запись памяти и В/В.

Вместо двух сигналов мультипроцессорного интерфейса (HOLD и HLDA) используются два двухфункциональных вывода запроса/предоставления шины (RQ/G̅T̅0 и RQ/G̅T̅1) и выход блокировки, LOCK. При помощи этих трех управляющих сигналов можно гораздо эффективнее координировать мультиобработку, чем в случае сигналов минимального режима. Кроме того, в число выводов микропроцессора 80C88 в максимальном режиме входят две линии состояния очереди (QS0 и QS1), которые обеспечивают простое подключение сопроцессоров для повышения производительности микросистемы.

Простота расширения

Дополнительные функции, предусматриваемые для работы в максимальном режиме, упрощают расширение ресурсов микросистемы. Если ввести дополнительные приборы 82C88, то можно реализовать отдельные шины системы и ВВ. В микросистеме, показанной на рис.5, два К/МОП-контроллера шины, 82С88, вырыбатывают все управляющие сигналы для локальной шины и системной шины коллективного пользования. В биполярной микросистеме введение дополнительного контроллера 8288 привело бы к увеличению мощности потребления на 2,6 Вт. Контроллер 82C88 потребляет ток всего лишь 5 мА при частоте 5 МГц, т.е. его мощность потребления составляет менее 0,0085 Вт — примерно лишь 3% мощности биполярного контроллера 8288.

Мощность потребления в системе можно еще более снизить, если рационально управлять статическими схемами К/МОП-процессоров в режиме распределенной обработки. Главный процессор может полностью контролировать периоды работы отдельных процессоров, что позволяет переводить в режим холостого хода целые подсистемы.

Если, например, никакие операции ввода-вывода в данный момент не выполняются, всю подсистему можно перевести в режим холостого хода с уменьшением тока потребления до 1—2 мА.

Подсистему В/В можно перевести в рабочий режим в течение 20—50 мс по сигналу прерывания. В ситуациях, когда поступающие запросы прерываний необходимо обрабатывать быстрее чем за 20—50 мс, тактовую частоту 5 МГц можно уменьшить, сохраняя при этом малый ток потребления. Статические схемы семейства 80С86 позволяют создавать распределенные мультипроцессорные системы за счет уменьшения мощности во столько раз, во сколько увеличивается время перевода системы в рабочий режим.

Выходные данные:

Журнал "Электроника" том 57, No.07 (688), 1984г - пер. с англ. М.: Мир, 1984, стр.27

Electronics Vol.57 No.07 April 5, 1984 A McGraw-Hill Publication

Walter J. Niewierski. 8- and 16-bit processors;round out ligh-Ievel C-MOS architecture options, pp.116—120.

Раздел: МЕТОДЫ, СХЕМЫ, АППАРАТУРА

Тема:     К/МОП-технология





Дата последнего изменения:
Thursday, 21-Aug-2014 09:10:44 MSK


Постоянный адрес статьи:
http://az-design.ru/Support/HardWare/Harris/D19840405Elc026.shtml