Правильная ссылка на эту страницу
http://az-design.ru/Support/HardWare/Hitachi/A19841105Elc017.shtml

Логические элементы, содержащие К/МОП-структуры и биполярные транзисторы

Чарлз Л. Кож
Токийское бюро ElectronicsWeek

Описана новая конструкция интегральных логических элементов, которые обладают быстродействием ЭСЛ-схем при рассеиваемой мощности, типичной для К/МОП-схем.

Логические элементы новой конструкции должны в ближайшее время обеспечить резкий скачок рабочих характеристик вентильных матриц, так как в этих элементах удалось устранить ту жесткую взаимосвязь между быстродействием и рассеиваемой мощностью, которая свойственна современным сверхбыстродействующим ИС. Новые логические элементы, в которых К/МОП-структуры объединены с биполярными транзисторами, работают с субнаносекундными скоростями переключения, типичными для ЭСЛ-схем, рассеивая при этом мощность в доли милливатта, свойственную К/МОП-схемам. Даже в очень больших вентильных матрицах, выполненных на таких элементах, рассеиваемая мощность не превышает предельно допустимой для корпусов ИС.

Каждый логический элемент новой конструкции содержит стандартный логический К/МОП-вентиль с выходным буферным двухтактным каскадом, широко используемым в ТТЛ ИС. Эта конструкция разработана в исследовательской лаборатории фирмы Hitachi Ltd. Фирма назвала новую технологию Hi-BiCMOS, что означает — высококачественная биполярная К/МОП-технология.

Наиболее привлекательное свойство вентилей новой конструкции — возможность их изготовления по существующей СБИС-технологии с 2-мкм проектными нормами без каких-либо дополнительных капиталовложений. Дзинитиро Судзуки, заместитель управляющего производственными предприятиями компании Hitachi в Такасаки, говорит, что его фирма рассчитывает уже через год развернуть на базе новой технологии производство и сбыт серии коммерческих кристаллов. На первых порах максимальное количество вентилей в матрицах не будет превышать 3000, причем основное внимание предполагается уделять кристаллам сложностью около1000 вентилей, так как именно на них приходится сейчас максимальный спрос.


По Hi-EiCMOS-технологии, разработанной в исследовательской лаборатории фирмы Hitachi, создаются логические элементы, содержащие К/МОП-структуры и биполярные транзисторы. Каждый такой элемент содержит стандартный логический К/МОП-вентиль и буферный выходной двухтактный формирователь, аналогичный выходному каскаду ТТЛ ИС.

Объединение достоинств. Логические К/МОП-элементы не только обладают высокой плотностью упаковки, но в принципе вполне в состоянии работать в том же самом субнаносекундном диапазоне скоростей, что и ЭСЛ-схемы. Биполярные двухтактные выходные формирователи обеспечивают переключение внутренних емкостных нагрузок на кристалле с такими же скоростями. Задержки логических элементов типа Hi-BiCMOS, работающих с субнаносекундными скоростями, лишь ненамного увеличиваются при подключении соединительной линии длиной несколько миллиметров. Задержки нагруженных логических элементов остаются ниже 1 нс.

Логические К/МОП-элементы известны своим малым потреблением мощности. Специалисты компании Hitachi подключили эти элементы к биполярным формирователям таким образом, что биполярный участок схемы работает в режиме, аналогичном режиму работы К/МОП-схем. Речь идет о том, что в статическом состоянии логического элемента один из транзисторов двухтактного выходного каскада всегда выключен. Поэтому биполярные транзисторы потребляют мощность только во время переключения. По сравнению с «чистыми» К/МОП-вентилями рассеиваемая мощность каждого такого логического элемента лишь немного больше.

Обычным логическим К/МОП-элементам характерна плохая нагрузочная способность, и их быстродействие при работе на большие емкостные нагрузки существенно снижается. Эта проблема существует даже при быстродействии, соответствующем ТТЛ-схемам и составляющем единицы наносекунд, однако такое снижение быстродействия все же допустимо, если длина соединительных линий внутри кристалла не превышает нескольких миллиметров. Однако для логических К/МОП-элементов, работающих при субнаносекундных скоростях ЭСЛ-схем, дополнительная задержка, обусловленная емкостью соединений, может превысить задержку самого элемента, причем это возможно даже при длине соединительных проводников менее 1 мм.

Буферные усилители. Так как при изготовлении этих кристаллов используется биполярная технология, во входных и выходных буферах, соединяющих ИС с другими кристаллами, можно применить биполярные элементы, обеспечив с их помощью большие вытекающие и втекающие токи. В прежних BiCMOS-кристаллах фирмы Hitachi1{Электроника, 1983, №11, с.101} для повышения нагрузочной способности по управлению внешними системами служили чисто биполярные буферные схемы. В новых Hi-BiCMOS-кристаллах как внутренние логические элементы, так и буферные элементы ВВ изготавливаются с применением различных вариантов совмещенной биполярной К/МОП-технологии.

Мотохиса Нисихара, управляющий восьмым отделом исследовательской лаборатории фирмы Hitachi, говорит, что матричные Hi-BiCMOS-кристаллы по площади будет всего на 7—8% больше аналогичных К/МОП-матриц. Фактический размер элемента получается вдвое больше, чем в К/МОП-матрицах, однако биполярные транзисторы оказывается возможным изготавливать под соединительными каналами и тем самым свести к минимуму дополнительную площадь кристаллов.

Для создания новых кристаллов требуется большее число фотошаблонов, однако фирма пока отказывается сообщить их конкретное количество. Такие кристаллы будут дороже кристаллов, изготовленных по К/МОП-технологии. Вместе с тем новые кристаллы будут существенно дешевле биполярных кристаллов аналогичного быстродействия с невысоким количеством вентилей, т.е. в тех приложениях, где возможно применение каждой из сравниваемых технологий.

В типовых Hi-BiCMOS-схемах внутренние логические элементы имеют задержки 0,8 нс и рассеиваемую мощностью 0,15 мВт, что дает величину произведения задержка×мощность 0,12 пДж. По быстродействию эти схемы существенно превосходят обычные К/МОП-схемы, изготавливаемые по таким же проектным нормам и имеющие задержки 2 не и более, тогда как по мощности лишь немного уступают этим К/МОП-схемам, для которых она составляет 0,13 мВт/вентиль.

Увеличение рассеиваемой мощности. Технология изготовления ЭСЛ-схем серии 10-К компании Motorola Inc. позволяет получать логические элементы с задержками 0,8 нс, однако их рассеиваемая мощность увеличивается до 1—3 мВт, что дает максимальную величину произведения задержкаХмощность целых 2,4 пДж. Усовершенствованные маломощные Шотки/ТТЛ ИС имеют меньшую рассеиваемую мощность по сравнению с ЭСЛ-схемами, однако по быстродействию они почти вдвое уступают Hi-BiCMOS-схемам, поэтому не представляют достаточно привлекательной альтернативы.

Как в К/МОП-, так и в Hi-BiCMOS-схемах потребление мощности увеличивается пропорционально тактовой частоте. Однако в средних системах с произвольной логической структурой в любой момент времени переключается всего около 20% общего числа вентилей. Поэтому малая удельная (в пересчете на вентиль) потребляемая мощность для К/МОП- и Hi-BiCMOS-схем оказывается пригодной для оценки показателей обычных систем при тактовых частотах 40 МГц, хотя исходные ее измерения могли быть сделаны на частоте 8 МГц. Для биполярных схем потребляемая мощность, по существу, не зависит от тактовой частоты [No.30, pp.17,18].

Выходные данные:

Журнал "Электроника" том 57, No.22 (703), 1984г - пер. с англ. М.: Мир, 1984, стр.23

ElectronicsWeek Vol.57 No.29 October 29, 1984 A McGraw-Hill Publication

ElectronicsWeek Vol.57 No.30 November 05, 1984 A McGraw-Hill Publication

Раздел: ОБОЗРЕНИЕ ЭЛЕКТРОННОЙ ТЕХНИКИ

Тема:     Память





Дата последнего изменения:
Thursday, 21-Aug-2014 09:10:44 MSK


Постоянный адрес статьи:
http://az-design.ru/Support/HardWare/Hitachi/A19841105Elc017.shtml