Правильная ссылка на эту страницу
http://az-design.ru/Support/HardWare/IBM/D19820714Elc028.shtml

ТТЛ СБИС для универсальных ЭВМ

УДК 681.325.65:621.3.049.77

В.Л.Гани (V.L.Gani)
Отделение General Technology фирмы IBM Corp. (Ист-Фишкилл, шт.Нью-Йорк)

У.С. Клара (W.S.Klara)
Отделение General Technology фирмы IBM Corp. (Ист-Фишкилл, шт.Нью-Йорк)

К.Викари (С.Е.Vicary)
Отделение General Technology фирмы IBM Corp. (Ист-Фишкилл, шт.Нью-Йорк)

V.L.Gani, W.S.Klara, С.Е.Vicary. TTL catapults mainframe to the brink of VLSI, pp.163—167.

Описываются схемотехника и отчасти технология СБИС вентильных матриц, из которых собираются основные блоки сверхбыстродействующей вычислительной системы 3081. Основной ячейкой матрицы является быстродействующий (задержка 1,15 нс) ТТЛ-вентиль, компоновка которого допускает также реализацию вспомогательных элементов — усилителей-формирователей и согласующих схем. Дано понятие о статистическом методе проектирования СБИС, приведены их основные технические параметры.

Быстродействующие универсальные ЭВМ, работающие со скоростью более 10 млн. инструкция/с, остаются последним бастионом биполярных ИС малой и средней степени интеграции, для защиты которого созданы многочисленные ЭСЛ-схемы. Однако задержки сигналов между корпусами ИС, а также между схемными платами приводят к тому, что без схем большой степени интеграции нельзя обойтись и в этой области. Специалисты фирмы IBM стали внедрять БИС в конструкцию своей системы 3081, улучшив ТТЛ-вентили, создав новые корпуса и разработав методы статистического проектирования.

Система 3081, о выпуске которой впервые было объявлено в начале 1981г., — это универсальная ЭВМ высшего класса, в которой достигнуто быстродействие около 14 Ми/с2{Ми/с — миллион инструкций в секунду. — Прим. перев.}, а длительность машинного цикла равна приблизительно 26 нc. Средние задержки в ТТЛ-схемах уменьшены на 62%, что привело к снижению произведения быстродействие × мощность приблизительно на 12%, хотя средняя мощность на одну схему и увеличена, чтобы улучшить технические показатели.

Впервые в фирме IBM параметры процесса изготовления СБИС не просто удерживаются в границах между верхним и нижним предельными значениями, а строго контролируются, дабы получить точно оговариваемые значения и допуски. Если среднее значение параметра в данном месяце изменяется более чем на ±5%, то производится корректировка технологического процесса.

Наконец, потребовалось улучшение конструкции, чтобы обеспечить надлежащее охлаждение 100 и более биполярных кристаллов, размещаемых на единой подложке площадью 90*90 мм. Создан новый модуль с высокой теплопроводностью, в котором рассеивание тепла происходит как путем прямой теплопроводности (на уровне кристалла), так и путем принудительного водяного охлаждения (на системном уровне)1{Электроника, 1982, №12, «Методы, схемы, аппаратура»}.

В системе 3081 применены ТТЛ-схемы, находящиеся на верхней границе современного уровня сверхвысокой интеграции — до 133 кристаллов на общей керамической подложке, что в типичном случае дает модуль, содержащий 10 тыс. логических схем и 300 кбит быстродействующей памяти. Такие СБИС могут получить широкое применение еще до того, как произойдет дальнейшее улучшение ТТЛ-схем.

Исходные ТТЛ-схемы содержат диоды Шотки, ускоряющие их переключение. Напряжение питания равно —1,5 В, что снижает потребляемую мощность. Каждый кристалл размером 4,5*4,5 мм содержит вентильную матрицу, состоящую из 704 ТТЛ-вентилей и 60 усилителей-формирователей в виде эмиттерных повторителей. Средняя задержка на одну логическую схему равна 1,15 нс при выделяемой мощности 1 мВт.

Проектирование большого числа логических кристаллов для системы 3081 осуществлялось с помощью системы автоматического проектирования фирмы IBM. Схемные задержки на кристаллах и в многослойных керамических подложках рассчитывались методом статистического проектирования, с помощью которого моделировались также общие технические показатели системы. Тем же статистическим методом были разработаны спецификации, служащие новым средством контроля, направленным на сохранение требуемых параметров технологического процесса и тем самым на удержание ключевых параметров СБИС в пределах узких допусков.

Компромиссные решения

Выбор ТТЛ-вентильных матриц вместо часто применявшихся ранее ЭСЛ-кристаллов позволил достичь разумного компромисса между плотностью монтажа, быстродействием и рассеянием мощности. В прежних машинах фирмы IBM ЭСЛ-схемы использовались ради свойственного им высокого быстродействия. Например, при технологии, используемой в системе 3081, ЭСЛ-схемы позволили бы получить задержки распространения 0,8 нс, но среднюю мощность на схему пришлось бы увеличить до 4 мВт. Далее, ЭСЛ-схемы не позволили бы получить удачное решение с точки зрения плотности упаковки отдельных схем и плотности монтажа в целом, требующейся для системы 3081: они неизбежно усложняют проблему отвода тепла.

Для логических систем ЭСЛ и ТТЛ в принципе требуются разные уровни мощности для получения сходной производительности. При одинаковой технологии ТТЛ-схемы не могут угнаться за ЭСЛ-схемами по быстродействию, но при наивысшей производительности в собственном диапазоне технических показателей они выделяют меньше тепла, чем ЭСЛ-схемы.

Чтобы достичь требуемой высокой плотности тока при наименьшей потере производительности, используется семейство ТТЛ-схем с сильно уменьшенным произведением мощности на задержку — 1,15 пДж (для ЭСЛ-схемы с таким же быстродействием это произведение равно приблизительно 3,2 пДж).

Основной ТТЛ-вентиль НЕ-И (рис.1) состоит из трех- или четырехвходового транзистора и выходного транзистора, сигналы которых ограничиваются диодами Шотки. Резисторы R1 в базовой цепи входного транзистора и R3 и R4 в коллекторной цепи выходного транзистора — это обычные для ТТЛ-вентиля нагрузочные резисторы. Резистора R2, однако, в стандартной схеме ТТЛ-вентиля нет; он обеспечивает увеличение базового тока выходного транзистора и тем самым повышает быстродействие схемы без значительного увеличения потребляемой мощности. В данной схеме используется напряжение питания —1,5 В вместо наиболее распространенного ±5 В; это сделано с целью уменьшить рассеиваемую схемой мощность.


Рис.1. Основной четырехвходовый вентиль (а) логических матриц, используемых в системе 3081, работает от напряжения питания —1,5 В, так что потребляемая мощность сильно уменьшена. Ограничители на диодах Шотки, включенные между базами и коллекторами транзисторов, сокращают задержку на вентиле; дополнительное повышение быстродействия достигается с помощью диодного ограничителя (б), уменьшающего перепад сигнала.

Логические схемы и вентильные матрицы аналогичны тем, что впервые были продемонстрированы в 1978г. в «Системе/38», а также использовались в машинах серии 4300, о начале выпуска которой было объявлено в январе 1979г. (Это были первые конструкции с подложками нового типа, позволившими размещать на каждой из них до девяти кристаллов, что в типичном случае соответствует 4 тыс. схем.) Для системы 3081 в них внесены следующие улучшения: номиналы резисторов уменьшены на 60%, оптимизированы размеры приборов и важнейшие промежутки между приборами в кристаллах вентильных матриц на 62%, до 1,15 нс, снижены схемные задержки.

Особое внимание было уделено оптимизации геометрии приборов, чтобы минимизировать паразитные параметры, например сопротивление базовой области и емкость коллектор — база. Далее, для уменьшения площади, занимаемой вентильной ячейкой, в транзисторную структуру были введены диоды Шотки. Благодаря тому что резисторы сделаны более широкими, для них уменьшен до ±20% допуск на величину сопротивления, что позволило улучшить прогнозирование задержек.

Специальные схемы

В некоторых местах системы 3081 нужны специальные схемы. Более быстродействующая ТТЛ-вентильная ячейка для логических блоков, работающих в ответственных магистралях системы, получается путем уменьшения вдвое сопротивления резистора R2. Благодаря этому уменьшается постоянная времени базовой цепи выходного транзистора, когда входные транзисторы выключены, и увеличивается базовый ток в момент открывания выходного транзистора; в результате задержка на логический блок уменьшается в среднем на 100 пс. Для возбуждения сильно нагруженных цепей, находящихся вне СБИС, используется мощный ТТЛ-блок, состоящий из двух параллельно соединенных ТТЛ-схем и подключаемый к двум параллельно соединенным эмиттерным повторителям.

Параметры и допуски для ТТЛ-схем, используемых в универсальных ЭВМ 3081

Параметр прибора

Среднее значение ±3 среднеквадратичных отклонения (при 25°С)

Прямое напряжение диода Шотки, мВ
      при 100 мкА
      при 500 мкА

 
604±29
675±38

Усиление по постоянному току
      при 1 мА

 
85,2±30,7

Прямое напряжение база — эмиттер
      при 1 мА, мВ

 
809±19

Сопротивление нагрузки, кОм

2,96±0,62

Напряжение пробоя коллекторной цепи
      при 10 мкА, В

 
14,0±11,7

Выходная емкость коллектор — база
      при 0 В, фФ

 
90±26

Входная емкость коллектор—изоляция
      при — 3 В, фФ

 
317±49

Благодаря схеме ограничения, также показанной на рис.1, быстродействие ТТЛ-вентиля дополнительно возрастает. Эта схема ограничивает перепад сигнала уровнями от —0,4 до —1,2 В, она может обслуживать до четырех логических вентилей. Такое ограничение перепада сигнала уменьшает среднюю задержку на вентиль еще на 80 пс.

Задержки в логических каскадах контролируются путем измерения частот в кольцевом генераторе. Рис.2 иллюстрирует распределение быстродействия в одной выборке кристаллов вентильных матриц. Результаты показывают, что при коэффициенте разветвления, равном единице, средняя задержка на каскад равна примерно 1 нс. При коэффициенте разветвления 3 и емкости нагрузки каждого каскада 0,75 пФ задержка на вентиль возрастает до 1,15 нс. В таблице приведены параметры приборов и их вариации, обусловившие показанное на рис.2 распределение быстродействия.

Одним из важных параметров, контролируемых при изготовлении матриц, является статистическое распределение средней задержки на вентиль в пределах одной
Рис.2. Одним из важных параметров, контролируемых при изготовлении матриц, является статистическое распределение средней задержки на вентиль в пределах одной пластины. Впервые в фирме IBM системы рассчитываются по средним значениям параметров, а не по худшему случаю.

Для связей между кристаллами, размещенными в одной микросборке, или между схемами, размещенными в разных модулях, используются специальные схемы усилителей-формирователей, рассчитанные на 50- или 90-Ом линию передачи и обеспечивающие защищенность от внешних шумов и импульсных отражений, которые могли бы вызвать паразитные переключения возбуждаемой схемы. Эмиттерный повторитель, специальная приемная схема, понижающий резистор и согласующая схема, используемые в системе 3081, показаны на рис.3.

При передаче сигналов между кристаллами используется формирователь на эмиттерном повторителе, смещающий логические уровни на 0,8 В. Приемной схемой сл
Рис.3. При передаче сигналов между кристаллами используется формирователь на эмиттерном повторителе, смещающий логические уровни на 0,8 В. Приемной схемой служит транзистор, включенный по схеме диода. Если кристаллы находятся в разных модулях, используется схема согласования, ограничивающая помехи, возникающие вследствие отражений сигнала.

Обмен сигналами

При обмене сигналами между схемами, расположенными на разных кристаллах, действует понижающий резистор в схеме приемника, устанавливающий нижний логический уровень. Однако при обмене между схемами, расположенными в разных модулях, необходим в дополнение к понижающему резистору еще и кристалл согласования с 90-Ом линией, чтобы ограничить отражения сигналов. В любом случае эмиттерный повторитель смещает логические уровни, снижая их на величину напряжения база-эмиттер. На приемной стороне диод эмиттер — база вновь повышает логические уровни до тех, которые соответствуют требованиям логической схемы. Таким путем достигнуто сочетание схемы приемника с логической схемой, не требующее изменения уровней постоянных составляющих в последней.

Метод проектирования, использованный в этой конструкции, должен был обеспечить прежде всего требуемый верхний, а затем нижний логический уровни. Высокое усиление логической схемы обеспечивает достаточно высокий уровень напряжения на базе эмиттерного повторителя, что упрощает его расчет. Нужное значение верхнего логического уровня можно обеспечить, изменяя значение R5, размеры эмиттерного повторителя или число подключаемых нагрузок. С другой стороны, при задании нижнего уровня необходимо учитывать паразитные отражения, вызываемые емкостными нагрузками на линии передачи. На величину нижнего уровня влияют токи, вытекающие из приемных схем, понижающие резисторы, положения рабочих точек эмиттерных повторителей и напряжения питания.

Эмиттерные повторители лишь слегка приоткрыты, чем обеспечивается низкий динамический импеданс, помогающий поглотить энергию отраженного импульса, но только при нормальных рабочих условиях, т.е. при номинальных значениях сопротивлений и напряжений питания. Чтобы эмиттерные повторители оставались открытыми при всех условиях, пришлось бы пойти на чересчур большое дополнительное рассеяние мощности, а также потерю части помехоустойчивости вблизи верхнего логического уровня. По этой причине эмиттерные повторители рассчитаны таким образом, что в наихудших условиях они запираются при передаче нижнего уровня; при этом достигается достаточная помехоустойчивость и не приходится следовать жестким правилам выполнения связей между каскадами.

Поскольку связь между схемами, расположенными на разных платах, осуществляется в условиях повышенного уровня помех, в подобных случаях необходимы формирователь с разомкнутой коллекторной цепью и высокоимпедансная приемная схема. Согласование импедансов этих цепей достигается с помощью оконечных резисторов 80 Ом, размещаемых на платах. Там, где требуется передача сигналов в обоих направлениях, на каждом конце линии передачи устанавливаются драйвер, приемник и согласующая схема.

Специализация межсоединений

Логические функции, выполняемые кристаллом, задаются путем специализации его металлических межсоединений, расположенных тремя слоями. Межсоединения разделяются на три категории: местные, соединяющие элементы внутри логических вентилей; общие, обеспечивающие соединения между схемами; и постоянные, с помощью которых распределяются питание и вводно-выводные сигналы. Поперечный разрез слоев металлизации показаны на рис.4.

Разводка межсоединений матрицы осуществляется на трех уровнях. Рисунки межсоединений в первом и втором слоях металлизации, а также сквозные отверстия
Рис.4. Разводка межсоединений матрицы осуществляется на трех уровнях. Рисунки межсоединений в первом и втором слоях металлизации, а также сквозные отверстия между ними наносятся непосредственно электронным лучом. Третий слой формируется с помощью постоянных шаблонов, равно как и контактные площадки, соединяющие кристалл с керамической подложкой.

Постоянные межсоединения распределены по всем трем слоям. Первый слой содержит также большую часть местных межсоединений и общие межсоединения, идущие по оси X. Во втором слое лежат все остальные местные и общие межсоединения. Рисунки специальных (общих) межсоединений наносятся с помощью электронного луча непосредственно на пластинах диаметром 82 мм, что позволяет создавать на 185 кристаллах каждой пластины самые разнообразные схемы и, следовательно, повышает гибкость технологического процесса специализации кристаллов в производстве.

После того как на пластине сформированы два первых слоя металлизации, для завершения рисунков межсоединений на кристаллах используется несколько постоянных шаблонов. Первый из них обеспечивает сквозные соединения с третьим слоем металлизации. Второй задает собственно третий слой, содержащий линии распределения питания и вводно-выводные линии, идущие к контактным площадкам модуля. Третий определяет сквозные соединения для внешних выводов, а четвертый — выступы из припоя, которые специалисты фирмы IBM называют площадками регулируемого сжатия и с помощью которых осуществляется присоединение кристалла к подложке модуля.

Гибкая компоновка

Основная цель компоновки кристалла — сделать логическую ячейку как можно более гибкой в применении. Компоновка основного вентиля НЕ-И должна допускать реализацию с его помощью и других функций. Например, упоминавшиеся выше двунаправленные схемы формирователя и приемника, а также схема ограничителя были в числе других схем реализованы на основе той же ячейки НЕ-И. Для формирователя приемника используется по четыре логические ячейки, а для ограничителя — одна. Компоновка четырехвходовой ячейки НЕ-И показана на рис.5. Каждая ячейка содержит достаточную площадь свободного кремния для общих проводников. Размер ячейки —около 135*168 мкм. В первом слое металлизации имеется 10 горизонтальных каналов для разводки общих проводников — семь над свободным кремнием и три над резисторами.

Фактическая компоновка основного ТТЛ-вентиля, показанного на рис.1,а. Видно что оставлена значительная площадь свободного кремния для каналов межсоеди
Рис.5. Фактическая компоновка основного ТТЛ-вентиля, показанного на рис.1,а. Видно что оставлена значительная площадь свободного кремния для каналов межсоединений. Размер ячейки — около 135*168 мкм. 10 горизонтальных и 10 вертикальных каналов межсоединений имеют шаг 11,25 мкм.

Во втором слое металлизации имеется еще 10 вертикальных каналов для общих проводников (поперек ячейки). Каналы идут с шагом 11,25 мкм и допускают формирование сквозных отверстий диаметром 6,25 мкм на пересечениях с соседними каналами. Минимальный шаг общих проводников — 5,0 мкм во втором слое и 3,75 мкм в первом. Внутри участков, на которых формируются приборы, минимальное расстояние между проводниками в первом слое равно 2,50 мкм. Минимальная ширина контактов прибора —3,12 мкм.

Многовходовый транзистор имеет один подколлекторный контакт и четыре разделенные базовые области, что позволяет перемежать логические и приемные входы. Базовый контакт входа приемника соединен с коллекторным контактом, образуя диод; с другими базами (логическими входами) и резистором у него соединения нет. Все базы или любая из них может быть подсоединена любым способом, чем обеспечивается любое сочетание логических и приемных входов. Входной транзистор трехвходовой ячейки отличается тем, что два из трех входов имеют общую базовую область. Это уменьшает число входных комбинаций, но зато позволяет включить между базовыми контактами сопротивление базовой области 600 Ом, которое служит стабилизирующим резистором в приемной схеме, работающей в режиме токового ключа.

При компоновке кристалла уделялось большое внимание значениям как паразитных, так и основных резисторов. Выходной транзистор рассчитывался на пониженное коллекторное сопротивление. Длины резисторов выбраны такими, чтобы между их контактами укладывалось целое число каналов межсоединений. Резисторы, показанные на рисунке, ограничены окислом на большей части длины и участками, с которых окисел удален в окрестности контактов. Технология с удалением окисла приводит к много худшим допускам на значения резисторов, но позволяет сократить расстояния между контактами. Результирующий общий допуск на эти резисторы равен 24%.

Кристалл содержит матрицу ячеек НЕ-И из восьми столбцов и 11 строк (по восемь ячеек в строке — четыре трехвходовые и четыре четырехвходовые). Между этими столбцами логических ячеек распределены четырехстрочные колонки эмиттерных повторителей и понижающих резисторов.

Ячейка формирователя состоит из эмиттерного повторителя на одном транзисторе и подколлекторной области, общей со всеми остальными компонентами ячейки. Чтобы обеспечить выходной ток 15 мА, ячейка изготавливается с несколькими эмиттерами. Более узкие общие проводники, достаточные для логических межсоединений, не могут выдержать такой большой ток, поэтому выходные цепи формируются во втором слое, где проходят постоянные межсоединения.

Статистическое проектирование

Перед началом проектирования конкретных логических кристаллов их описания, технические параметры и ограничения, накладываемые базовой матрицей, в кодированной форме закладываются в базу данных автоматической системы технического проектирования. На каждом этапе проектирования доступна полная информация обо всех логических, электрических и физических проектных нормах. Размещение схем по ячейкам и разводка соединений между схемами выполняются автоматически, равно как и контроль за нарушениями проектных норм.

В процессе моделирования варьируются размеры шаблонов и параметры технологического процесса. Получаемые модели, отражающие параметры изделий на выходе производственной линии, сравниваются с фактическими данными, полученными при измерениях. В результате вырабатываются статистические модели транзисторов, диодов, резисторов и других компонентов. При проектном анализе в статистические модели компонентов вносятся (в расчете на худший случай) вариации параметров, отражающие влияние внешних условий — температуры, напряжений питания и пр.

Преимущества статистического анализа очевидны уже при расчете по постоянному току. Применявшееся ранее проектирование в расчете на худший случай приводит к схемам, которые фактически обладают чрезмерными коэффициентами запаса. С другой стороны, при статистическом анализе разработчик схемы, опираясь на известные распределения параметров приборов и корпусов, гарантирует работоспособность схемы в разумных, реалистически определяемых пределах рабочих напряжений и уровней помехоустойчивости.

Еще одно важное преимущество — улучшенное прогнозирование технических показателей. Чтобы предсказать общую задержку сигнала в цепи, необходимо знать задержки, вносимые каждым схемным элементом. Для схем, применяемых в системе 3081, задержка сигнала на участке тракта, проходящего по одному кристаллу, определяется выражением (А+В) ×(1±M)(1±N).

Здесь А — постоянная задержка 800 пс на логическом вентиле, определяемая конструкцией логических приборов и рабочей точкой; В — член, зависящий от нагрузки схемы. Например, нагрузка в виде логического вентиля увеличивает задержку на 60 пс, каждый эмиттерный повторитель добавляет 390 пс, ограничитель уменьшает задержку на 80 пс, а инвертор с непосредственной связью — на 50 пс. На номинальную задержку (А + В) влияют статистические вариации N и М.

Члены N и М представляют собой утроенные среднеквадратичные отклонения гауссовского распределения значений для ключевых параметров: М рассчитывается для изменения напряжения питания на 1%, а N отражает влияние параметров технологического процесса, разводки шин питания и температуры. Предполагается, что допуски на параметры технологического процесса, шины питания и температуру статистически независимы на уровне кристалла, и N вычисляется как средний квадрат из этих допусков. Суммарный эффект этих факторов — вариации задержки на 22%.

Применение статистического подхода при анализе задержек распространения в трактах, выходящих за пределы кристалла, требует несколько иного подхода, чем задержки внутри кристалла. Соответствующее соотношение для тракта, включающего кристалл, модуль и плату, следующее:

+ задержки в проводниках.

Напряжения питания задаются для одной опорной точки на плате. Следовательно, не все схемы имеют одинаковые напряжения и допуски. Чтобы учесть эту вариацию, к каждому номинальному члену для одного кристалла (Ai+Bi) добавляется задержка m. Поскольку кристаллы изготавливаются в разное время, можно предполагать, что они статистически независимы. Таким образом, статистические вариации задержек Mi и Ni для каждого кристалла можно суммировать как среднеквадратические. Наконец, к задержкам на кристаллах добавляются задержки на проводниках.

Для схем, используемых в системе 3081, недостаточно учитывать лишь влияние верхних и нижних пределов параметров на различных стадиях технологического процесса. Даже относительно малое смещение технологических параметров вредно сказывается на качестве системы, рассчитанной по статистическому методу. Поэтому для управления производственным процессом была выработана модель контроля средних значений. Она включает контрольные структуры, формируемые на обрабатываемых кремниевых пластинах. В процессе обработки с помощью этих структур собираются данные о параметрах, к которым чувствительны общие показатели системы. К их числу относятся размеры рисунков, удельное сопротивление, сопротивление базовой области, высота потенциального барьера в диоде Шотки, сопротивление база—эмиттер и усиление транзистора, частота кольцевого генератора.

Выходные данные:

Журнал "Электроника" том 55, No.14 (644), 1982г - пер. с англ. М.: Мир, 1982, стр.50

Electronics Vol.55 No.14 July 14, 1982 A McGraw-Hill Publication

V.L.Gani, W.S.Klara, С.Е.Vicary. TTL catapults mainframe to the brink of VLSI, pp.163—167.

Раздел: МЕТОДЫ, СХЕМЫ, АППАРАТУРА

Тема:     Интегральная электроника





Дата последнего изменения:
Thursday, 21-Aug-2014 09:10:44 MSK


Постоянный адрес статьи:
http://az-design.ru/Support/HardWare/IBM/D19820714Elc028.shtml