Правильная ссылка на эту страницу
http://az-design.ru/Support/HardWare/Intel/D19830519Elc027.shtml

16-разрядный СБИС- микропроцессор с высокими техническими характеристиками

УДК 681.325.5-181.48

Кеннет Шумейкер (Kenneth Shoemaker)
Фирма Intel Corp. (Санта-Клара, шт.Калифорния)

Kenneth Shoemaker. Highly integrated 16-bit microprocessor ups performance, aids design of work station, pp. 143—146.

В статье, посвященной новому микропроцессору 80186 (iAPX 186) фирмы Intel, описано, каким образом на его базе можно эффективно строить личные рабочие станции для специалистов. Приведены примеры возможных архитектурных решений и временные параметры.

Фирмы — изготовители микропроцессоров расширяют номенклатуру своих изделий, и это весьма радует разработчиков микросистем. Благодаря СБИС-технологии можно выпускать процессорные микросхемы с гораздо большим набором встроенных периферийных функциональных блоков, чем когда-либо ранее, а разработчики рабочих станций и личных компьютеров в свою очередь получили возможность создавать микросистемы с наивысшей производительностью и максимальным числом реализуемых функций при минимальной возможной стоимости.

Одним из подобных микропроцессоров является прибор iAPX186, известный также как МП 80186. Кроме центрального процессора, совместимого с прибором 8086, эта СБИС содержит контроллер прямого доступа к памяти (ПДП), контроллер прерываний, таймеры, схему выбора кристалла и формирования периодов ожидания, а также генератор-синхронизатор, так что ее можно с успехом применять в случаях, где для разработчиков основным фактором является минимизация количества компонентов, размеров схемной платы и стоимости. Малая стоимость микросистемы на базе СБИС, подобной прибору 186, позволяет реализовать гораздо более широкий набор функциональных возможностей, чем обычно преполагается для рабочих станций и личных компьютеров. В настоящее время такие микросистемы, как правило, содержат 16-разрядный микропроцессор, минимум 64-кбайт оперативную память, пару накопителей на гибких магнитных дисках, один или два последовательных связных порта и параллельный порт ввода-вывода для работы с принтером.

При создании подобных вычислительных микросистем почти всегда высоко котируются совместимость с существующими пакетами прикладных программ и реальные перспективы появления обширных наборов новых средств программного обеспечения. Микропроцессор 80186 соответствует этим требованиям, поскольку он полностью программно совместим с микропроцессорами 8086 и 8088, которые применяются во многих личных компьютерах и рабочих станциях недавней разработки.

Разработка рабочей станции

Типичная микросистема, при создании которой можно максимально реализовать высокие функциональные характеристики и малую стоимость МП 80186, — это личная рабочая станция для контор и учреждений. На примере подобной микросистемы можно продемонстрировать, насколько упрощается процесс разработки в случае применения микропроцессора 80186 с высокой степенью интеграции. Для построения рабочей станции с полными функциональными возможностями необходимы следующие микросхемы: 8-МГц микропроцессор 80186, двухканальный контроллер синхронного и асинхронного последовательного интерфейса 8274, контроллер НГМД 8272, прибор 80150 (ядро операционной системы CP/M-86), порт параллельного ввода-вывода на 24 линии 8255A, контроллер 84-К динамической оперативной памяти 8203 с шестнадцатью 200-нс ЗУПВ 2165A-20 и два прибора 27128 (стираемое ППЗУ емкостью 128К).

По шинной структуре микропроцессоры 80186 и 8086 почти идентичны. И в том и в другом используется мультиплексированная шина адресов и данных, а также различные линии управления и состояния. Это линии чтения и записи, сигналы приема действительного адреса и направления передачи по шине данных и линия разрешения шины данных. Имеются также три линии состояния, при помощи которых осуществляется дифференциация циклов (операций) шины. Линии управления и состояния можно подключать либо к контроллеру шины 8288, либо к многоабонентскому арбитру шины 8289, который будет применяться в больших микросистемах на базе прибора 80186. В микропроцессоре 80186 реализован такой тип протокола обмена по шине, который обеспечивает легкое сопряжение с периферийными приборами фирмы Intel нового поколения, в частности с контроллером 82586 сети Ethernet и с сопроцессором 82730 для обработки алфавитно-цифровых текстовых данных.

Чтобы 8-МГц микропроцессор 80186 работал без периодов ожидания, ему необходимы память среднего быстродействия и высокоскоростные периферийные устройства. Однако его можно запрограммировать на автоматическое включение периодов ожидания для упрощения сопряжения с более медленными устройствами памяти или периферийными устройствами. Эта мера облегчает проектирование микросистем с применением низкоскоростных устройств, поскольку для включения периодов ожидания в цикл обращения не требуется никаких внешних схем.

Микропроцессор 80186, по сути, модернизированный вариант прибора 8086, поэтому функции некоторых областей памяти для него заранее определены. Выполнение программы процессора начинается с ячейки FFFF016, так что в ней обычно содержится адрес энергонезависимой памяти, например стираемого ППЗУ с программным кодом инициализации. В микропроцессоре 80186 область памяти с адресами от 016 до 3FF16 используется для размещения таблицы векторов прерывания — поэтому здесь обычно находятся адреса ЗУПВ. Все другие ячейки системной памяти можно занимать под коды операционной системы и прикладные программы пользователя.

Встроенные устройства выбора кристалла и формирователь периодов ожидания микропроцессора 80186 вырабатывают шесть сигналов для выбора соответствующих модулей памяти в системе и автоматического включения под программным управлением до трех периодов ожидания процессора, когда производится обращение к конкретному устройству памяти. В результате достигается значительное упрощение схемы выбора кристаллов памяти.

В типичной подсистеме памяти (рис.1) выбор различных модулей осуществляется при помощи линий выбора кристалла микропроцессора 80186. Например, два СППЗУ, которые содержат код инициализации при включении питания (начиная с адреса FFF016), выбираются при помощи линий выбора кристалла старшей памяти. Линия выбора кристалла младшей памяти выбирает весь блок динамических ЗУПВ.

Устройство памяти. Типичная подсистема памяти компьютера личной рабочей станции, построенного на базе микропроцессора 80186, содержит 16 микросхем ЗУП
Рис.1. Устройство памяти. Типичная подсистема памяти компьютера личной рабочей станции, построенного на базе микропроцессора 80186, содержит 16 микросхем ЗУПВ с соответствующим контроллером и два 128-К стираемых ППЗУ 27128. В подсистему памяти входит также не показанная здесь секция памяти микросхемы 80150 (ядро операционной системы CP/M-86), которая представляет ПЗУ емкостью 16 кбайт.

Хотя для нормальной работоспособности СППЗУ и устройства памяти прибора 80150 не требуется никаких периодов ожидания, при обращении к блоку ЗУПВ обычно нужны три периода ожидания и еще дополнительное время, если обращение процессора к памяти накладывается на регенерацию ЗУПВ.

Необходимость трех периодов ожидания, замедляющих работу интерфейса, определяется природой асинхронного контроллера ЗУПВ 8203, выбранного для данного случая проектирования. За каждый цикл шины с обращением к блоку памяти теряется много времени на согласование асинхронных сигналов, поступающих от процессора в контроллер ЗУПЗ. Возможно и применение синхронного контроллера ЗУПВ, например прибора 8207, что позволило бы при необходимости достичь более высокого быстродействия. При этом время реакции блока памяти на запрос обращения со стороны микропроцессора 80186 было бы гораздо меньше, поскольку потребовалось бы меньшее число или вообще не потребовалось периодов ожидания.

Поскольку микропроцессор 80186 выдает адреса и данные на свою внешнюю шину в мультиплексном режиме, адреса необходимо запоминать во внешних устройствах, чтобы они сохраняли стабильное значение в течение всего цикла шины. Лишь немногие приборы памяти имеют соответствующие запоминающие регистры. Поэтому в типичной системе на базе микропроцессора 80186 потребуются отдельные «прозрачные» адресные регистры, что позволит свести к минимуму время между моментом поступления действительного адреса от процессора и моментом представления этого адреса для памяти. Наличие сигнала приема адреса в микропроцессоре 80186 обеспечивает простое занесение действительных адресов во внешние регистры.

Хотя процессорная шина работает в режиме мультиплексирования данных и адресов, это не приводит к снижению быстродействия, поскольку информация передается по шине в течение совершенно независимых временных циклов. Кроме того, требование о наличии внешних хранящих регистров для адресов не усложняет конструкцию системы, поскольку адресная информация должна поступать в различные устройства памяти и ввода-вывода, которые в любом случае потребуют буферизации схем тем или иным способом.

Память микропроцессора 186 имеет 16-разрядные слова, однако к ней можно обращаться также в режиме записи-чтения индивидуальных 8-разрядных байтов. Такая двойственность означает, что при операции записи в память можно изменять либо слово целиком, либо только старший или младший байт. Для обеспечения раздельного доступа к каждому байту слова в системе нужен механизм, формирующий сигнал разрешения в байтовом режиме только для соответствующей половины памяти. В микропроцессоре 80186 предусмотрены два сигнала, позволяющие управлять записью в любую половину памяти или во всю память сразу. Подобный подход не обязателен при выполнении операций байтового чтения, поскольку здесь можно читать обе половины слова памяти, а неиспользуемый байт аннулировать.

Внешние линии готовности процессор может либо автоматически считать обозначающими состояние готовности, либо игнорировать, либо использовать для включения дополнительных периодов ожидания после того, как встроенный формирователь задаст запрограммированное число периодов ожидания. Поскольку формирователь периодов ожидания можно запрограммировать на игнорирование внешних линий готовности, на них не обязательно выдавать сигналы готовности с устройств, требующих фиксированного числа периодов ожидания, например с СППЗУ, большинства статических ЗУПВ и периферийных устройств ввода-вывода. Для этих устройств всегда формируется запрограммированное число периодов ожидания, что упрощает схемы готовности микросистем, построенных на базе микропроцессора 80186.

Группирование периферийных устройств

Контроллер последовательного связного интерфейса 8274, параллельный порт 8255А и контроллер НГМД 8272 в данной структуре рабочей станции можно рассматривать как некую группу, поскольку все они адресуются одинаково. Так как внешняя шина данных является 16-разрядной, эти 8-разрядные периферийные устройства подключаются только к младшей половине разрядов шины (четной половине). Регистры других периферийных микросхем будут занимать последующие четные адреса, 40016, 40216 и т.д.

Для построения периферийной подсистемы, пример которой приведен на рис.2, необходим буфер данных (прибор 8286 или 8287), предотвращающий конфликтные ситуации между процессором 80186 и периферийными устройствами при обращении к шине (см. «Сопряжение с шиной микропроцессора 80186»). В процессоре предусмотрены две линии для управления разрешением приема в буфер и направлением передачи данных по шине. Линия направления передачи данных по шине непосредственно связана с линией ввода-вывода буфера, а линия разрешения шины данных объединяется с линиями выбора периферийных устройств процессора, так что сигнал разрешения вырабатывается только при обращении к внешнему устройству.

Периферийные устройства. Микросистема на базе микропроцессора 80186 может содержать набор периферийных микросхем, в том числе контроллер НГМД, паралле
Рис.2. Периферийные устройства. Микросистема на базе микропроцессора 80186 может содержать набор периферийных микросхем, в том числе контроллер НГМД, параллельный порт и последовательный связной контроллер. Если в микросистему включается прибор 80150, то обеспечивается быстрый доступ к ядру операционной системы CP/M-86.

Такая взаимозависимость необходима потому, что линия разрешения шины данных активизируется при всех циклах шины, когда на шине — активные данные. Если бы линия разрешения шины данных не объединялась с линиями выбора кристаллов периферийных устройств, то данные из буфера выдавались бы на шину микропроцессора 80186 в любом цикле чтения, независимо от того производится ли чтение при обращении к внешним устройствам или к основной памяти. Такое наложение привело бы к конфликтной ситуации между буфером внешнего устройства и системой памяти, соперничающими за захват шины.

Линии выбора периферийных кристаллов микропроцессора 80186 непосредственно выбирают индивидуальные внешние устройства. Эти семь линий активизируют семь смежных 128-байт блоков, находящихся выше заданного по программе базового адреса. Базовый адрес может относиться либо к области ввода-вывода, либо к области основной памяти, так что внешние устройства могут под программным управлением отображаться как устройства ввода-вывода или память. Кроме того, когда микропроцессор 80186 выбирает какое-либо внешнее устройство, встроенный формирователь периодов ожидания вставляет требуемое количество периодов ожидания чтобы обеспечить надежную запись или чтение данных при обращении к внешнему устройству.

Контроллер НГМД осуществляет высокоскоростной обмен данными с диском благодаря использованию устройства прямого доступа к памяти микропроцессора 80186. Контроллер НГМД формирует запрос на передачу каждого байта данных, а контроллер ПДП заполняет последовательные байты памяти значениями старшей или младшей половины разрядов шины данных, таким образом выбирая последовательные 8-разрядные данные с диска и записывая в память 16-разрядные слова.

Контроллер ПДП микропроцессора 186 не предусматривает выдачи ответного сигнала подтверждения. Подтверждение в режиме ПДП — это просто запись или чтение данных при обмене с соответствующим устройством. Реализовать подтверждение таким образом здесь можно потому, что каждый цикл прямого доступа к памяти микропроцессора 80186 требует двух циклов шины (первый служит для выборки данных, а второй — для их помещения по адресу назначения).

Явный сигнал подтверждения для режима ПДП требуется лишь в случае, когда данные передаются с устройства ввода-вывода в память за один цикл шины. Поскольку дисковому контроллеру необходим и сигнал выбора кристалла, и сигнал подтверждения ПДП, для их передачи используются две из линий выбора периферийных кристаллов микропроцессора 80186. Когда процессору нужно прочитать или записать управляющую информацию в контроллер НГМД, он обращается по адресу своей линии выбора кристалла, связанной с линией выбора кристалла контроллера. Когда контроллеру ПДП необходимо прочитать или записать данные в ответ на запрос, он обращается к процессорной линии выбора кристалла, которая связана с линией подтверждения ПДП контроллера НГМД.

Встроенный контроллер ПДП может захватить управление шиной процессора гораздо быстрее, чем внешний контроллер. Благодаря этому быстродействие микросистемы увеличивается, поскольку на передачи данных по шине при обменах между центральным процессором и каналом ПДП затрачивается меньше тактов. Однако такая скорость может вызывать определенные трудности при работе с некоторыми внешними устройствами, требующими минимального времени между выдачей запроса на прямой доступ к памяти и получением ответного подтверждения от контроллера ПДП. Например, для контроллера НГМД 8272 между запросом и подтверждением должно пройти 800 нс, а контроллер ПДП может прореагировать всего лишь за 625 нс. Эта проблема решается включением задержки на два такта между выдачей выходного сигнала на линию запроса ПДП от контроллера НГМД и выдачей сигнала на линию запроса контроллера ПДП.

Микросхема операционной системы

В данном примере личной рабочей станции, построенной на базе микропроцессора 80186, применяется прибор 80150, содержащий код ядра операционной системы CP/M-86. Этот прибор также обеспечивает микросистеме дополнительные контроллер прерываний и таймеры. Поскольку шина микропроцессора 80186 почти идентична шине 8086, прибор 80150 подключается к микропроцессору 186 без промежуточных микросхем.

Последовательный связной контроллер 8274 использует блок таймеров микропроцессора 186 для формирования задающих синхросигналов, определяющих скорость передачи в бодах одного из его каналов. Синхросигналы для другого канала формируются таймером прибора 80150. Частоты обоих источников синхросигналов можно запрограммировать, чтобы сформировать непрерывную последовательность импульсов, соответствующую требуемой скорости передачи в бодах Однако для инициализации обоих источникоd необходимы различные программирующие процедуры.

Линия подтверждения прибора 80150 соединяется с внешней линией готовности микропроцессора, так что при обращении к какому-либо ресурсу прибора 80150 в микропроцессор выдается ответный внешний сигнал готовности. В этом ответном сигнале, однако, нет необходимости при обращениях к 16-К ПЗУ прибора 80150 или к его встроенным периферийным устройствам. Устройство выбора кристалла и формирователь периодов ожидания микропроцессора 186 можно запрограммировать на игнорирование всех внешних сигналов готовности при обращении к подобному прибору и на завершение цикла шины независимо от состояния линии внешней готовности.

Код инициализации системы должен соответственно настраивать управляющие регистры устройства выбора кристалла и формирователя периодов ожидания микропроцессора. Единственная линия выбора кристалла, которая будет активизирована до явной инициализации центральным процессором, — линия выбора старшей памяти, причем это произойдет только при обращении к последней области памяти емкостью 1К. Если используется встроенное устройство выбора кристалла и программа переходит на последнюю 1К область адресов до того, как будут правильно запрограммированы соответствующие регистры, система остановится, поскольку не будет активизирована линия выбора памяти.

Все, что должен сделать код инициализации (см. таблицу), — это определить количество периодов ожидания, требуемых для различных устройств в системе, с тем чтобы потом можно было включить соответствующие запрограммированные периоды. После инициализации линий выбора кристаллов остальные устройства системы можно инициализировать по усмотрению разработчика в произвольном порядке.

Требования по времени доступа при чтении для микропроцессора 80186

Число периодов ожидания

Время доступа при чтении, нс

0

311

1

436

2

747

3

1058

Дочерние статьи:

Сопряжение с шиной микропроцессора 80186

Выходные данные:

Журнал "Электроника" том 56, No.10 (666), 1983г - пер. с англ. М.: Мир, 1983, стр.45

Electronics Vol.56 No.10 May 19, 1983 A McGraw-Hill Publication

Kenneth Shoemaker. Highly integrated 16-bit microprocessor ups performance, aids design of work station, pp. 143—146.

Раздел: МЕТОДЫ, СХЕМЫ, АППАРАТУРА

Тема:     Микросистемы





Дата последнего изменения:
Thursday, 21-Aug-2014 09:10:44 MSK


Постоянный адрес статьи:
http://az-design.ru/Support/HardWare/Intel/D19830519Elc027.shtml