Правильная ссылка на эту страницу
http://az-design.ru/Support/HardWare/NEC/D19871201Elc036.shtml

Вентильные би-КМОП-матрицы компании NEC с рекордными плотностью упаковки и быстродействием

УДК 621.3.049.774.2

Чарлз Л. Коэн (Charles L. Cohen)
Редакция Electronics

Charles L. Cohen. NEC's BiCMOS arrays shatter record, pp.82,83.

Специалисты компании NEC Corp. разработали две самые крупные в мире матричные би-КМОП БИС, содержащие 6372 и 10 348 вентилей, открыв возможности для создания значительно более сложных однокристальных устройств. Новые кристаллы, изготовленные по технологии с 1,3-мкм проектными нормами, характеризуются высокими быстродействием и нагрузочной способностью даже при работе на большие емкостные и токовые нагрузки.

Би-КМОП-технология сегодня привлекает к себе пристальное внимание большого числа специалистов. Все больше разработчиков систем считает, что благодаря усиленному объединению биполярных и КМОП-схем в составе СБИС-кристаллов би-КМОП-технология в дальнейшем станет одной из ведущих полупроводниковых технологий, на базе которой будет создаваться широкая гамма разнообразных изделий. Пока развитие этой технологии шло невысокими темпами, связанными с существующими трудностями изготовления таких кристаллов. Основные работы по данному направлению до сих пор проводились в Японии, хотя в 1986г. компания Motorola и сумела перехватить пальму первенства2{Электроника, 1986, №14, с.29}, анонсировав крупнейшую на тот момент матричную би-КМОП БИС — свой 6000-вентильный кристалл.

Теперь вперед вырвалась компания NEC Corp. (Токио), разработавшая две самые большие за всю историю вентильные би-КМОП-матрицы — одну сложностью в 6372, а другую — 10 348 вентилей. Эти схемы открывают для разработчиков систем возможности для усложнения своих кристаллов при сохранении всех преимуществ по быстродействию и потребляемой мощности, свойственных би-КМОП-схемам. Новые матричные кристаллы компании NEC характеризуются высокими быстродействием и нагрузочной способностью, а также невосприимчивостью к защелкиванию; оба кристалла — µPD67060 и µPD67100 по сложности более чем вдвое превосходят прежний предельный для компании NEC уровень сложности матричных би-КМОП-схем, составляющий 3140 вентилей.

Компания NEC сумела совершить скачок с 3000 до 10 000 вентилей благодаря достижениям в технологии изготовления ИС, которые позволили уменьшить размеры схемных кристаллов. В число усовершенствований технологического процесса входят сокращение шага прокладки соединительных проводников и использование для них некоторых пассивных областей элементов. Дополнительное снижение размеров кристаллов получено также благодаря упрощению логической схемы и остроумной схеме выходного усилителя тока.

Новые матричные кристаллы, позволяющие разработчикам строить более сложные однокристальные устройства, могут давать повышение быстродействия аппаратуры еще и благодаря исключению задержек в цепях между кристаллами. На базе прежней 3000-вентильной матричной би-КМОП БИС можно было реализовать схему кодирования с исправлением ошибок для 16-разрядных процессоров, способную работать с тактовой частотой 20 МГц. 32-разрядная схема аналогичного назначения, построенная на 300-вентильных кристаллах, сможет работать с тактовой частотой всего до 10 МГц. Объясняется это тем, что чем меньше матричные кристаллы, используемые в системе, тем ниже ее полное быстродействие из-за дополнительных задержек сигналов во входных и выходных буферах, а также в соединительных линиях между кристаллами на печатной плате. Поэтому при идентичных задержках вентилей более крупные матричные кристаллы позволяют получать для таких сложных устройств, как схемы кодирования с исправлением ошибок, требующих большого числа вентилей, максимально высокое быстродействие.

На базе нового матричного кристалла на 10 000 вентилей 20-МГц схему кодирования с исправлением ошибок для 32-разрядного процессора можно реализовать, используя примерно 7000 его вентилей. Конечно, схемы кодирования с исправлением ошибок представляют собой преимущественно схемы комбинационной логики, однако высокое быстродействие би-КМОП-схем можно не менее эффективно применять и при построении сложных схем с триггерными элементами.

В новых больших матричных ИС компании NEC сохранены все основные технические характеристики ее предыдущих кристаллов. Для внутренних вентилей И-НЕ с коэффициентом объединения по входу два и коэффициентом разветвления по выходу три задержки составляют всего 0,8 нс. По внешней нагрузочной способности и выходным уровням кристаллы аналогичны усовершенствованным маломощным Шотки/ТТЛ-схемам; они содержат стандартные буферы, рассчитанные на 24 мА, а также буферы на 48 мА. Задержки мощных каскадов при работе на нагрузку 15 пФ составляют всего 3 нс, при нагрузке 50 пФ — 4,3 нс.

С помощью своей технологии изготовления 3000-вентильных кристаллов компания NEC не смогла бы сделать матричные кристаллы на 6 тыс. и 10 тыс. вентилей приемлемых размеров, поэтому ей пришлось уменьшить шаг прокладки алюминиевых межсоединений. Специалисты компании также уменьшили некоторые пассивные области базовых элементов матрицы, например изолирующие области между активными приборами. Длина и ширина каналов МОП-транзисторов остались неизменными. Размер матричного кристалла на 6000 вентилей составляет 9,5*9,31 мм, а кристалла на 10 000 вентилей — 11,68*11,47 мм. Изготавливаемый по старой технологии 3000-вентильный кристалл имел размер 7,6*7,32 мм. Ближайшая цель компании NEC — создание матричных кристаллов на 20 тыс. вентилей; для этого ей потребуется уменьшить свои топологические проектные нормы с 1,3 до 1 мкм и повысить быстродействие вентилей, выйдя по этому параметру на уровень ЭСЛ-схем. Компания также решает вопросы проектирования упомянутых приборов так, чтобы обеспечить их совместимость по внешним уровням ВВ либо с ТТЛ-, либо с ЭСЛ-схемами.

Технология изготовления этих больших матричных кристаллов разработана с учетом будущего применения для производства СБИС. Формирование всех активных элементов в тонком эпитаксиальном слое с использованием скрытых слоев как n+-, так и p+-типа, обеспечивает полную защиту от защелкивания и улучшает рабочие характеристики биполярных транзисторов (рис.1). Разработчики компании NEC, как сообщает Кодо Кимура, управляющий отделом специализируемых БИС в отделении специализированных ИС (Кавасаки), уверенные в полном отсутствии защелкивания, классифицировали эти ИС как допускающие установку и извлечение непосредственно из работающих устройств.

В этой самой большой вентильной би-КМОП-матрице все транзисторные структуры выполнены в тонком эпитаксиальном слое со скрытыми слоями n+- и p+-типа, ч
Рис.1. В этой самой большой вентильной би-КМОП-матрице все транзисторные структуры выполнены в тонком эпитаксиальном слое со скрытыми слоями n+- и p+-типа, чтобы гарантировать ее полную невосприимчивость к защелкиванию. Новые ИС настолько невосприимчивы к защелкиванию, что компания NEC допускает возможность их установки и извлечения непосредственно из работающих устройств.

Чтобы можно было использовать прецизионные проектные нормы — на уровне ЗУ емкостью 265К — и тем самым обеспечить высокую плотность упаковки, толщина эпитаксиального слоя n-типа в структуре сделана равной всего 1,5 мкм. Для повышения быстродействия транзисторы в КМОП-схемах имеют короткие каналы, а биполярные транзисторы — малые глубины переходов. Величина эффективной длины канала МОП-транзисторов составляет 1,3 мкм. Минимальный размер эмиттера биполярного транзистора равен 1,5*3 мкм, а глубина эмиттерного и коллекторного переходов 0,15 и 0,3 мкм соответственно. Граничная частота биполярных транзисторов составляет 4 ГГц.

По сравнению с прежними матричными кристаллами компании NEC в новых кристаллах шаг прокладки проводников в первом слое металлизации уменьшен с 7 до 5,4 мкм, а во втором с 9 до 7 мкм. Такое уменьшение шага позволило увеличить количество соединительных каналов в первом слое с 29 до 40 (оставив во втором слое прежние 13), что повысило трассировочные возможности ИС. Это же дало возможность уменьшить размер логического элемента матрицы с 117*188,5 мкм до 91*216 мкм.

Уменьшилась и ширина свободных соединительных каналов между элементами матрицы. Плотность упаковки элементов матриц увеличилась с 45 до 51 мм-2. Переработка прежнего 3000-вентильного кристалла по новым проектным нормам позволила бы уменьшить его размер до 74,3% исходной величины. А так как для 3000-вентильного кристалла не требуются дополнительные трассировочные возможности, то количество соединительных каналов в его первом слое металлизации можно было бы при этом сохранить равным 29. Следовательно, размер переработанного 3000-вентильного кристалла сократился бы с 7,6*7,32 мм до 6,43*6,43 мм.

Принципиальная схема элемента матрицы преднамеренно сохранена достаточно простой (рис.2). Для построения двухвходового вентиля И-НЕ требуются всего шесть МОП-транзисторов, один транзистор и двухтранзисторный биполярный усилитель — формирователь тока. Дополнительное уменьшение площади кристалла достигнуто благодаря его конструкции, в которой один такой усилитель приходится на каждый внутренний элемент матрицы, состоящий из двух вентилей. Так как в статических режимах один из двух биполярных транзисторов в усилительном каскаде всегда выключен (точно так же, как всегда выключен один из двух МОП-транзисторов в КМОП-паре), то, когда вентили не переключаются, ток питания через них не течет.

Во внутреннем двухвходовом вентиле И-НЕ матрицы используются всего шесть МОП-транзисторов. Пара биполярных npn-транзисторов образует выходной усилител
Рис.2. Во внутреннем двухвходовом вентиле И-НЕ матрицы используются всего шесть МОП-транзисторов. Пара биполярных npn-транзисторов образует выходной усилитель — формирователь тока.

Четверка МОП-транзисторов в верхней половине би-КМОП-элемента по своей схеме в точности повторяет стандартный КМОП-элемент И-НЕ. Когда на одни из выходов поступает низкое напряжение (логический 0), то на выходе формируется высокое напряжение (логическая 1), которое включает верхний npn-транзистор. Весь его выходной ток при этом течет в последующие вентили, статический ток которых после заряда их входных емкостей пренебрежимо мал. Нижние n-канальные МОП-транзисторы и нижний npn-транзистор при этом выключены. Когда на оба входа поступают логические 1, то на выходе верхнего КМОП-вентиля устанавливается логический 0 и верхний npn-транзистор выключается. При этом включается нижний npn-транзистор. Если на выходе элемента имеется положительное напряжение, то оно вызывает протекание тока через пару нижних n-канальных транзисторов в базу нижнего npn-транзистора, и выходное напряжение элемента снижается.

Для уменьшения тока в ждущем режиме выходной формирователь схемы работает как двухтактный би-КМОП-инвертор. Более того, благодаря остроумному схемному решению, фиксирующему выходное напряжение на уровне 0,5 Vf, нижний биполярный транзистор не входит в насыщение, что позволяет отказаться от обычного используемого для этих целей диода Шотки. Здесь Vf — прямое падение напряжения на эмиттерном переходе транзистора.

Эта фиксирующая схема работает благодаря тому, что транзистор подключен к делителю напряжения, который подает половину напряжения Vf на коллекторный переход и полное напряжение Vf на эмиттерный. Кимура говорит, что для ИС малого или среднего уровня интеграции, изготавливаемой по технологии с относительно небольшим количеством операций, проще было бы добавить один фотошаблон и процесс формирования диодов Шотки, а не вводить эту фиксирующую схему. Но так как технология изготовления би-КМОП-схем уже сама по себе достаточно сложна, то применение этой относительно сложной схемы позволяет исключить дополнительный фотошаблон и избежать лишнего усложнения технологического процесса.

Для кристалла µPD67100 предусмотрено до 228 контактов ВВ, для ИС µPD67060 — до 180 контактов. Оба кристалла характеризуются малой рассеиваемой мощностью, допускающей их сборку в пластмассовые корпуса с матрицей штырьковых выводов. Компания NEC намерена также собирать кристаллы в керамические корпуса с матрицей от 72 до 280 выводов, в пластмассовые безвыводные носители кристаллов с числом выводов от 68 до 84 и в плоские корпуса с числом выводов от 120 до 160.

Компания в сентябре 1987г. начинает принимать заказы на создание схем на базе своих новых: матричных кристаллов. Стоимость разработки схем будет составлять около 45,6 тыс. долл. для 6000-вентильных кристаллов и 56,6 тыс. долл. для 10 000-вентильных. Время выполнения заказа — четыре недели после проверки и утверждения заказчиком результатов моделирования задержек ИС при уже разработанной топологии. Цена на 6000-вентильные ИС в 132-выводных керамических корпусах с матрицей выводов составляет около 70 долл. за 1 шт. при поставках партиями по 1000 шт. в месяц. 10 000-вентильные ИС в аналогичных корпусах и при таких же объемах поставок будут стоить около 106 долл. за 1 шт.

Выходные данные:

Журнал "Электроника" том 60, No.16 (774), 1987г - пер. с англ. М.: Мир, 1987, стр.54

Electronics Vol.60 No.16 August 6, 1987 A McGraw-Hill Publication

Charles L. Cohen. NEC's BiCMOS arrays shatter record, pp.82,83.

Раздел: МЕТОДЫ, СХЕМЫ, АППАРАТУРА

Тема:     Специализированные ИС





Дата последнего изменения:
Thursday, 21-Aug-2014 09:10:44 MSK


Постоянный адрес статьи:
http://az-design.ru/Support/HardWare/NEC/D19871201Elc036.shtml