Правильная ссылка на эту страницу
http://az-design.ru/Support/HardWare/TI/D19831020Elc031.shtml

Увеличение быстродействия 8-разрядных процессорных модулей путем использования нескольких внутренних шин

УДК 681.325.5:621.3.049.77

Джефф Нихаус (Jeff Niehaus)
Фирма Texas Instruments Inc. (Даллас, шт.Техас)

Джим Дюваль (Jim Duval)
Фирма Texas Instruments Inc. (Даллас, шт.Техас)

Джесс Инглейд (Jess Englade)
Фирма Texas Instruments Inc. (Даллас, шт.Техас)

Jeff Niehaus, Jim Duval, Jess Englade. Multiple internal buses speed 8-bit-wide slices, pp.133—135.

Приведено описание нового высокоскоростного биполярного 8-разрядного процессора с разрядно-модульной организацией, 15000 элементов которого размещены на одном кристалле площадью 22,6 м2. Процессор создан фирмой TI на основе технологии Impact и имеет несколько внутренних шин передачи данных.

Хотя универсальная архитектура типичной компьютерной системы строится с расчетом на обеспечение оптимальных условий выполнения самых разнообразных операций, производительности подобной системы часто оказывается недостаточно в таких применениях, как обработка изображений, где при выполнении часто повторяющихся вычислений требуется очень высокая скорость. Для подобных быстродействующих приложений лучше подходят машины со специализированной архитектурой, и в первую очередь ЭВМ па основе компонентов с разрядно-модульной организацией. Именно такой подход к построению систем является оптимальным, поскольку он делает возможным сочетание средств обработки слова большой длины, необходимых для вычислений с высокой точностью, с несколькими внутренними трактами передачи данных, требуемыми для реализации параллельных вычислений.

Разработанный фирмой Texas Instruments 8-разрядный расширяемый биполярный процессор SN74AS888 с разрядно-модульной организаций вкладывает в термин «разрядно-модульный» новое содержание и, обходя по производительности предыдущие 4-разрядные компоненты этого типа, открывает перед конструкторами возможность создания средств, способных выполнять упомянутые выше функции. Кроме того, при использовании нового процессора совместно с быстродействующим микроконтроллером последовательности инструкций — он также находится в процессе разработки (см. "Контроллер последовательности инструкций, обрабатывающий прерывания микропрограммы") —конструкторы смогут создавать схемы, работающие со скоростями, которые позволяют вести видеообработку, не проигрывая в гибкости, свойственной программируемой архитектуре.

Применение фирмой TI усовершенствованной технологии изготовления Шотки/ТТЛ-схем, получившей название Impact1{Implanted, advanced, composed technology — усовершенствованная комбинированная технология имплантации.}, дало возможность раз- местить 15000 компонентов процессора SN74AS888 на одном кристалле площадью 22,6 мм2 (рис.1). Благодаря технологии Impact с изоляцией окислом, которая обеспечивает получение топологии с 2-мкм проектными нормами и вентилей с 1,2-нс временем переключения и рассеиваемой мощностью 50 мкВт/вентиль, удалось создать кристаллы с повышенным уровнем интеграции по сравнению с ИС, построенными на основе более ранних биполярных технологических процессов. Тем не менее эти кристаллы, отличающиеся высокой плотностью компоновки, работают с существенно пониженными уровнями расходуемой мощности (в среднем 800 мВт), что положительно сказывается на их надежности и значительно упрощает упаковку.

Разрядный модуль. Применение усовершенствованной технологии изготовления Шотки/ТТЛ-схем позволило разместить 15000 компонентов 8-разрядного процессора
Рис.1. Разрядный модуль. Применение усовершенствованной технологии изготовления Шотки/ТТЛ-схем позволило разместить 15000 компонентов 8-разрядного процессора SN74'AS888 с разрядно-модульной организацией на площади 22,.6 мм2. Слева виден набор из 16 8-разрядных регистров. Непосредственно справа от него располагается 8-разрядное арифметико-логическое устройство.

В случае процессора SN74AS888 повышенная сложность, достигнутая посредством предлагаемой технологии с высокой плотностью компоновки, позволяет реализовать исключительно обширный набор инструкций. Этот набор отличается рядсм особенностей, которые способствуют упрощению разработки таких систем, как процессоры сигналов и изображений, высокоскоростные контроллеры механических устройств и быстродействующие процессоры для обработки длинных информационных слов.

Помимо предоставления конструкторам мощного набора инструкций расширяемая разрядно-модульная логика процессора SN74AS888 открывает для них возможность гибкого подхода к достижению высокой производительности (см. «Что такое разрядный модуль?»). Разрядно-модульный принцип применим к широкому диапазону систем — от устройств с тактовой частотой свыше 5 МГц, где МОП-микропроцессоры, и без того страдающие таким недостатком, как ограниченная длина слова, становятся совсем непригодными, до комплексов, работающих с исключительно высокой тактовой частотой, 20 МГц, которая обычно ассоциируется с такой элементной базой, как ЭСЛ ИС. Высокая степень параллелизма, обеспечиваемая архитектурой процессора SN74AS888, является главным фактором повышения производительности систем на его основе. Наличие ряда информационных трактов в подобной архитектуре дает возможность осуществлять требуемую «перетасовку» больших объемов данных, которые могут вводиться в машину либо последовательно, либо параллельно (байтами или целыми словами).

Многошинная архитектура

В состав процессора SN74AS888 входят трехпортовый (или трехоперандный) набор регистров на 16 слов по 8 бит каждое; 8-разрядное арифметико-логическое устройство (АЛУ); различные сдвигатели и мультиплексоры, а также декодер состояния (рис.2). Параллельный ввод данных в SN74AS888, а также их хранение и вызов осуществляются посредством трех шин данных, которые имеют обозначения DA, DB и Y. Один из операндов АЛУ выбирается либо с шины DA, либо из одной ячейки набора регистров, тогда как другой — либо с шины DB, либо из какой-нибудь другой ячейки набора регистров. Поскольку DA и DB представляют собой две независимые шины с микропрограммным управлением, они могут передавать данные из набора регистров одновременно, причем отпадает необходимость в процедурах арбитража.

Тракты данных. После ввода данных в процессор SN74AS888, имеющий разрядно-модульную организацию, их можно перемещать в нем различными путями. Данные м
Рис.2. Тракты данных. После ввода данных в процессор SN74AS888, имеющий разрядно-модульную организацию, их можно перемещать в нем различными путями. Данные могут вводиться в АЛУ через мультиплексоры R и S или даже передаваться в обход АЛУ. При соединении нескольких ИС SN74AS888 с целью увеличения длины обрабатываемого слова адресация АЛУ и MQ-сдвигателей производится через раздельные порты.

Последовательный ввод данных в процессор SN74AS888 и вывод их из этого устройства могут производиться через порт S100 младшего бита сдвигателя. В системе, оперирующей словами длиной более 8 бит и использующей несколько процессоров SN74AS888, процессорные ИС соединяются между собой через порты S100 и S107, а также Q100 и Q107. Для манипулирования словами длиной более 8 бит применяются и другие внутренние регистры.

Так, например, когда требуется произвести сдвиг слова двойной точности, сдвигатель АЛУ объединяется со сдвигателем хранимого в памяти частного (MQ). Таким образом, MQ-сдвигатель обслуживает MQ-регистр, который используется для хранения частичных произведений, получаемых в ходе выполнения стандартных программ умножения и деления, а также реализует функции сдвига слов двойной точности. Содержимое MQ-регистра может быть затем направлено либо обратно в АЛУ (если требуется повторение операции), либо в набор регистров (комплект регистров, служащий в качестве области для временного хранения данных).

Такая высокая степень гибкости в отношении пересылки данных отражается также и на источниках данных, которые доступны для АЛУ. Установленные на двух входах АЛУ независимые мультиплексоры выбирают начальную позицию очередного слова данных, поступающего в АЛУ. Данные могут направляться в АЛУ либо из набора, либо с шин DA или DB, либо посылаются даже в обход самого АЛУ. Такая оригинальная особенность процессора SN74AS888 позволяет новой ИС выполнять умножение и деление с той же тактовой частотой, что и для сложения и вычитания, чем устраняется необходимость в соответствующих изменениях длительности тактовых импульсов с целью достижения оптимальной пропускной способности.

Поскольку даже весьма сложные инструкции, реализуемые описываемым процессором, могут выполняться за один цикл тактовой последовательности, пользователю никогда не потребуется «растягивать» тактовые циклы, скажем, для умножения или же уменьшать тактовую частоту с целью ее согласования с некоторыми «медленными» инструкциями. Так, например, инструкция SELECT S/R, которая служит для выбора большего или меньшего из двух операндов АЛУ (S или R) в зависимости от результата предшествующего вычитания, является ключевым элементом весьма важной операции — сортировки по абсолютной величине. При использовании менее сложных наборов инструкций, которые характерны для большинства аналогичных процессоров, реализация подобной сортировки потребовала бы многих шагов.

Мощные инструкции

После того как данные введены в SN74AS888, их можно подвергнуть пакетной обработке самых разнообразных форматов. Отдельные биты в байте могут проверяться или устанавливаться посредством таких инструкций, как TEST BIT OR, TEST BIT AND SET BIT или RESET BIT. Отдельные байты данных можно складывать и вычитать один из другого, над ними можно также совершать операции ИЛИ, И и Исключающее ИЛИ. В АЛУ над операндами размером в слово можно выполнять 14 стандартных арифметических и восемь логических операций, среди которых можно назвать умножение и деление со знаком и без знака, а также алгебраическое деление.

Обладая обширным набором сдвиговых инструкций, процессор SN74AS888 особенно эффективен при манипуляциях с длинными словами, которые формируются в результате умножения и деления, а также операций с плавающей точкой. Даже при выполнении сложных операций сдвига процессор сохраняет свою высокую производительность, что достигается благодаря осуществлению всех действий типа логических, арифметических и циклических сдвигов в течение такого же тактового периода, что и тот, за который реализуется любая арифметическая или логическая операция. Процессор без труда выполняет инструкции условных сдвигов, для которых необходимы внешние данные и которые особенно эффективны в таких приложениях, как обработка сигналов и матричные расчеты, где обнаружение переполнения имеет решающее значение.

Примером одного приложения этого типа может служить блок арифметики с плавающей точкой, используемый для быстрого преобразования Фурье (БПФ) (см. «Одно из применений — быстрое преобразование Фурье» во 2-й части обзора). Все числа в данном случае преобразуются в дроби, абсолютные значения которых заключены в пределах от 0 до 1/2. Результат последовательного прохода через соответствующую матрицу сохраняется в этих пределах, что достигается путем масштабирования, которое гарантирует исключение возможности переполнения.

Другая группа инструкций, входящая в состав обширного набора инструкций нового процессора, дополнительно улучшает его возможности в отношении реализации операций арифметики с плавающей точкой (см. «Распаковка числа с плавающей точкой»). Инструкции, предназначенные для манипулирования отдельными байтами данных, являются исключительно эффективным средством для независимого выполнения операций над мантиссой и порядком чисел с плавающей точкой. Как было установлено Институтом инженеров по электротехнике и радиоэлектронике, подобные средства особенно удобны для оценки компонентов чисел с плавающей точкой.

В технических условиях ИИЭР на формат данных вводятся граничные значения, определяющие «особые случаи». Эти особые случаи включают положительную или отрицательную бесконечность, нуль и признак NaN1{Not a number — не число}, причем идентификация каждого особого случая должна производиться до осуществления арифметической операции. Естественно, что из набора инструкций нового процессора арифметические операции могут выполняться, поскольку данные записываются в память в двоичном или двоично-десятичном формате.

Процессор SN74AS888 легко справляется с такой .задачей, как сохранение целостности содержимого АЛУ и результатов операций сдвига, хотя, как правило, подобная задача является настоящим кошмаром для специалиста по микропрограммированию. Так, например, когда в результате операции АЛУ или сдвигателя получается результат в виде недействительного дополнительного кода, комбинированное состояние АЛУ и сдвигателя индуцируется сигналом переполнения. На выходе сдвигателя идентифицируется нуль, что позволяет сформировать соответствующий выходной код переноса АЛУ со знаком. Среди других средств выполнения арифметических операций можно назвать флажок, формируемый при возникновении сигнала переполнения в тех случаях, когда результат операции деления не согласуется с длиной машинного слова или когда предпринимается попытка деления на нуль.

Литература

1. G.J.Myers, "Digital System Design with I SI Bit-Slice Logic", Wiley Interscience, New York, 1980.

2. L.R.Rabiner and B.Gold, "Theory and Applicationof Digital Signal Processing", Prentice-Hall, Englewood,N. J. 1975.

Дочерние статьи:

Что такое разрядный модуль!

Распаковка числа с плавающей точкой

Выходные данные:

Журнал "Электроника" том 56, No.20 (676), 1983г - пер. с англ. М.: Мир, 1983, стр.58

Electronics Vol.56 No.21 October 20, 1983 A McGraw-Hill Publication

Jeff Niehaus, Jim Duval, Jess Englade. Multiple internal buses speed 8-bit-wide slices, pp.133—135.

Раздел: МЕТОДЫ, СХЕМЫ, АППАРАТУРА

Тема:     Интегральные схемы





Дата последнего изменения:
Thursday, 21-Aug-2014 09:10:44 MSK


Постоянный адрес статьи:
http://az-design.ru/Support/HardWare/TI/D19831020Elc031.shtml