Правильная ссылка на эту страницу
http://az-design.ru/Support/HardWare/TI/D19870205Elc029.shtml

ИС матричного коммутатора для параллельных вычислительных систем

УДК 621.3.049.77:681.324

Crossbar IС cuts cost of parallel processing, pp.72,73.

Заимствовав из телефонии идею построения деблокирующегося коммутатора, разработчики компании Texas Instruments Inc. нашли ей применение в цифровой интегральной электронике. Новая ИС представляет собой недорогой матричный коммутатор для параллельных вычислительных систем.

До появления ИС AS8840 компании TI (рис.1) матричные коммутационные схемы применялись лишь в немногих больших дорогостоящих универсальных параллельных компьютерах. ИС матричного коммутатора AS8840, содержащая 16 портов и предназначенная для использования в параллельных вычислительных системах в качестве неблокирующегося соединителя, является динамически переконфигурируемой схемой. Она образует гибкий широкополосный тракт передачи данных, поскольку большое число подключенных к этой ИС устройств может работать одновременно. В настоящее время в продаже имеются опытные образцы коммутатора в 156-выводном корпусе с матричным расположением выводов.

16-портовая ИС неблокирующегося матричного коммутатора компании TI размещена в 156-выводном корпусе с матричным расположением выводов и предназначена
Рис.1. 16-портовая ИС неблокирующегося матричного коммутатора компании TI размещена в 156-выводном корпусе с матричным расположением выводов и предназначена для использования в параллельных вычислительных системах.

Благодаря новой ИС несколько микропроцессоров или других устройств обработки данных, например умножителей, накапливающих сумматоров и матричных процессоров, смогут работать одновременно даже в малых системах, включающих в себя ЗУ и периферийные устройства или требующих истинно двунаправленной передачи. Секционированная архитектура ИС позволяет независимо управлять 16 портами ввода-вывода. С помощью ИС AS8840 любые два обрабатывающих элемента могут обмениваться данными и инструкциями, не занимая остальные тракты передачи данных (рис.2). Другими преимуществами секционированной архитектуры являются возможность введения самоконтроля и проверки на наличие ошибок, а также увеличение пропускной способности ИС.

Благодаря наличию внутренней 64-разрядной шины данных любая пересылка 4-разрядных данных между двумя портами выполняется независимо от пересылок инфор
Рис.2. Благодаря наличию внутренней 64-разрядной шины данных любая пересылка 4-разрядных данных между двумя портами выполняется независимо от пересылок информации по остальным трактам передачи данных.

Каждый из 16 портов ввода-вывода ИС 8840 является двунаправленным и оперирует с полубайтами — 4-бит слогами. Любой независимо управляемый порт ИС 8840 может быть установлен в режим приема или выдачи информации. Следовательно, один коммутатор может обеспечить одновременную работу 16 4-разрядных, восьми 8-разрядных, четырех 16-разрядных и двух 32-разрядных процессоров или других устройств. Имеется возможность организации совместной работы нескольких ИС 8840 путем параллельного соединения блоков управления этих схем.

ИС состоит из двух частей, которые подключены к информационной шине, имеющей 16 4-разрядных линий; каждая часть включает в себя восемь портов. Если управляющие сигналы имеют высокий уровень, то данные, поступающие в ИС 8840, передаются прямо на внутреннюю 64-разрядную шину через селекторную схему «один из двух». Если управляющие сигналы имеют низкий уровень, то данные могут быть пересланы в одну или обе половины памяти, состоящей из двух частей, в составе каждой из которых имеется по восемь 4-разрядных фиксаторов.

Для каждой группы из восьми портов имеется свой вход тактовых импульсов. Порт оперирует с полубайтами, т.е. его пропускная способность равна 1/16 пропускной способности ИС. Источником управляющих сигналов для новой ИС могут быть либо основное устройство управления, либо поток данных, поступающий от процессора. Данные могут пересылаться в асинхронном режиме между портами либо буферизовы-ваться в фиксаторах для передачи в режиме с промежуточным запоминанием.

Разделение архитектуры ИС 8840 на две отдельно управляемые части обеспечивает ряд преимуществ. Например, передающий данные 32-разрядный процессор может стать приемником этих данных, чтобы «убедиться» в правильности их передачи через коммутатор. Это крайне важно для обнаружения и исправления ошибок, а также для повторной маршрутизации данных. Автоматическая система повторной маршрутизации данных позволит создать действительно отказоустойчивую вычислительную систему.

Так как секционированная архитектура позволяет хранить два различных набора данных и переключаться с одного на другой с помощью внешнего управления, ИС 8840 оказывается крайне полезной в том случае, когда одни и те же данные должны многократно обрабатываться по двум различным алгоритмам, как это имеет место, например, при быстрых преобразованиях Фурье. Эта процедура может быть выполнена путем раздельного использования двух частей коммутатора без необходимости повторной загрузки данных. Кроме того, регистровая память, состоящая из двух частей, позволяет эффективным образом реализовать циклические функции,, подобные тем, что встречаются в операциях сортировки. Данные могут поступать в регистры или, минуя их, пересылаться на выход.

Новая ИС характеризуется гибкостью использования управляющих сигналов. Полубайты могут загружаться в управляющие регистры из внешнего источника через 4-разрядные входные порты управляющих регистров или с шины данных; выдача управляющей информации может осуществляться через выходные порты управляющих регистров. Однако для ввода информации из входных управляющих портов требуются четыре периода тактовых импульсов, а при использовании для этой цели информационных портов необходим лишь один тактовый период.

Имеющийся в ИС матричного коммутатора 8840 полный набор логических управляющих входов дает возможность конфигурировать с ее помощью тракты передачи данных в расчете на такие области применения, как телефонные сети, обработка радиолокационных изображений, вычисление БПФ, искусственный интеллект и робототехника. Например, два матричных коммутатора типа 8840 могут обеспечить коммутацию информации в сети с кольцевой топологией. Один коммутатор, или кольцо, подключает группу процессоров к совместно используемому банку памяти. Другой коммутатор обеспечивает кольцевое соединение с несколькими принтерами, терминалами, дисковыми ЗУ и блоками памяти. Для объединения этих колец используются схемы ввода-вывода и прямого канала расширения.

Так как каждая входная и выходная линия матричного коммутатора содержит четыре разряда, то для соединения колец между собой используется шина шириной 12 разрядов. Шины большей ширины могут быть образованы путем параллельного включения нескольких ИС типа AS8840.

В такой многопроцессорной системе полностью отсутствуют блокировки, поскольку все устройства могут взаимодействовать друг с другом, не ожидая предоставления шины. Однако при этом к одному и тому же устройству не могут одновременно обратиться два или более устройств.

Выходные данные:

Журнал "Электроника" том 60, No.03 (761), 1987г - пер. с англ. М.: Мир, 1987, стр.39

Electronics Vol.60 No.03 February 5, 1987 A McGraw-Hill Publication

Раздел: МЕТОДЫ, СХЕМЫ, АППАРАТУРА

Тема:     Полупроводниковые приборы





Дата последнего изменения:
Thursday, 21-Aug-2014 09:10:44 MSK


Постоянный адрес статьи:
http://az-design.ru/Support/HardWare/TI/D19870205Elc029.shtml